|
ASIC工程师
" d3 s# I/ G& X公 司:High-technical IC supplie with commercial FPGA intellectual property
( h6 o, h; R1 C! Q工作地点:北京
& E! l$ i, X( C' X
/ v F& R2 A7 y. R0 e职位描述
' K, m2 G% J; ?* n4 k* x" O1.微电子相关专业硕士学历, 3+年ASIC前端工作经验(不含在校、实习);
% d2 U3 a; Y! u3 r3 @3 e" |, Z, t2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。 / U2 f7 Y7 p* e0 a
3.精通verilog语言,能够独立完成verilog module design,拥有良好编程习惯codingstyle。 1 B, N5 |5 W1 {# s
4.能够独立完成单元级仿真,在系统仿真中承担部分工作。 , S6 n f. w$ z5 d: n7 ?
5.至少1次成功流片经验。
6 B5 v, j1 V1 c, D1 N. P L* ]& p6.对synthesis、sta、dft等有一定了解。
, D' f0 m. j% |' K6 _) d/ J7.良好的团队合作精神 : p* [! ?* d' Z2 z
0 \( |+ o. x( G" a# H6 j
职位要求; ]9 G0 ` p6 H1 I
全部或部分满足以下条件者优先考虑:
6 l1 u' Y- y3 E. G1.有在大型asic公司工作经验,深入理解其企业文化。
. q( w4 u8 D, f$ V' d) x2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
$ a: [" U1 K, ?9 F3 A: T0 ~" q: x7 X3. 丰富的fpga emulation经验,能熟练进行板级debug,编写调试简单driver。 3 A( w! K# P+ m8 {0 L; m* V9 J
4.对芯片系统架构有一定理解,能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验:
+ k$ I/ z6 K% E* RARM/MIPS/8051 CPU及其架构,
5 a# u- U# u: ~4 {AMBA(AXI/AHB/APB) 总线、OCP, - g( K9 S6 z3 q. {" c' I1 f2 m
USB(3.0/2.0/1.1,
8 @; u$ P+ ]: M, T6 M" ZNAND/Nor Flash/S-flash controller
! ]2 t% F! r: c$ O# K( KDDR(2.0/3.0)controller/PHY 9 K: @* h# O0 \# l5 M# n$ y
low power design, # Y/ n0 W& Y6 l6 I
chip level clock/reset generation and control,
4 d0 }* u L# h ]+ [2 y2 ASD card controller, SATA,sim card 5 x+ f# L& m* e' n( ^' {! P
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
5 `/ i& _6 q5 i( WEthernet,
; `$ m! t7 F" A p. |JTAG, etc. |
|