Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 24241|回復: 25
打印 上一主題 下一主題

身為IC設計者,我面對的最大壓力?

[複製鏈接]
1#
發表於 2007-2-9 14:24:44 | 顯示全部樓層
這個問題還真的不是三言兩語就可以說完
' \9 L2 ]- `( w   T. B3 `# \9 h' M9 G5 A  g' [" C
其實與其說是壓力, 還不如說設計上遇到的核心問題是如何讓模擬的數據更貼近真實的情況: t7 i1 _! F" h
比如說多 channel OPAMP output buffer 如何能保證輸出電壓的一制性?
  m$ x/ Y/ [) J* [, m+ s/ R2 m3 W如果是單純 pre-simulation 看起來是會一樣的3 D3 o& }! P) m: Z5 ]! `; S! u, A. P
但如果考慮真實的情況, layout 怎麼 lay 才會 uniform ? 單顆 OP 如何擺 ?4 A+ c) |( _. Z: v$ z% d5 h9 q
不同 SLOT 又如何保證 uniform?
8 n) U" L& p+ G' x. o1 i9 S1 o或許 EDA tools 看可否加入製程參數的變異係數下去跑, 以類似統計的方式來看大致上會落在哪個區域,
1 `5 b* Y& F9 [; o9 Y3 a這方面就得 Foundry 是否願意提供這方面的資料了 ( WAT ?)
' R  g! Y  V7 J. Y' ]小弟想請教大家一下, 這樣的構想可以實行嗎? 若有的話如何去做呢?

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 那就三篇兩篇文章來論壇討論?

查看全部評分

回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 01:36 AM , Processed in 0.110014 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表