此VHDL程式中的TACT SW要如何加才能防止開關彈跳

ssejack1

process(RST,SW)
& T7 v8 i- n+ j: d! ubegin
    if RST='1' then
        SWCNT<="000";
6 u' U% W5 |2 V    elsif rising_edge(SW) then
        SWCNT<=SWCNT+'1';
    end if;
0 Z8 s) D4 Y# d1 l* Vend process;
將 SW 以 數ms~數十ms 的取樣率取到穩定的 High/Low 才當成上述的 clock 信號就可以解決