Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6445|回復: 1
打印 上一主題 下一主題

[問題求助] verilog 觸發問題

[複製鏈接]
1#
發表於 2009-1-9 11:20:02 | 顯示全部樓層
always @(posedge CLK_50M or negedge PORB); D7 l: h4 D! N4 T
begin5 [& ^: t# M' g  V
  if(!PORB)
% v/ R/ U6 |8 @% b* K    sys_signal_d1 <= #1 1b'0;; ^% g; ?" K9 v/ ^7 x) \
  else9 |' ]/ F# J( a* k% s
    sys_signal_d1 <= #1 sys_signal;
' q  ]. m' a  W& a* X2 lend
( ~( |' K' R; F$ J! z9 K4 N( N, N, P! t1 R1 H0 N
assign sys_signal_pul = sys_signal & ! sys_signal_d1;
% `. I( U; a+ Z, E! K$ [/ ~
* A! j- D# ^2 h7 k. \: a; |always @(posedge sys_signal or negedge sys_signal_pul)1 m6 ^# E- s2 \3 ~
begin& Z5 n3 k6 c. n! M4 V
  if(!sys_signal_pul). \; o) K( b' m. e1 Z9 W) R
    rst_B1 <= #1 1'b0;
' c; {1 E0 C8 {: w' m7 l5 x6 C  else' z5 g( o% t. z  V' x0 P% {
    rst_B1 <= #1 1'b1;
1 \+ }$ n; a' S5 cend
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 06:45 AM , Processed in 0.104513 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表