|
請問各位高手.我已經畫好了一個MIM電容.
' J) e6 k# X3 n) p4 [畫法如下.
% L$ Y2 v. e6 N! u1.先打上VIA56; @- G7 i+ M( n& B0 B/ |8 ^
2.用CTM5和Metal6(這兩者同樣大小)覆蓋再VIA56上: u' Y6 @, B( z5 q/ i, h- L
3.再來是Metal5包住.略大於1和20 ?' J' N/ p9 c) b% R4 I
4.最外層用CTM Dummy包起來
' S, W& |4 h: h4 K1 v; W
) Q2 K$ P6 q1 ~. gDRC已經確認過了.但是LVS有誤.! H! C# [9 B. |. K6 C4 O0 I% ]) p
6 Z8 J$ I' F; `# \( E( `' L! ~
LAYOUT NAME ne SOURCE NAME
8 c( h# j) k5 ]************************************************************************************************ r. I2 J9 l( l) \
C0(-96.425,-81.585) C(M5) C0 C(CP)
; j: G0 f( [. g+ z& c bad component subtype9 O+ u1 }% M7 {8 s& Q
# P9 m" Y/ I3 b$ u! \6 H/ N1 l3 J9 A$ l: ]' W
請問是不是我有少包了dummy之類的.因為layout好像是只有看到M5.但是.sp檔是識別成電容!
! W; Q& \' _( Q謝謝各位啦!! |
|