請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好

  t# t. U6 y; I6 \% o+ K# S小弟最近使用Verilog XL來撰寫程式~
因在工作站(UNIX系統)上對於一些指令不太熟悉
8 J: z1 S* S2 ]" c故小弟先使用Quartus II 先寫出Verilog大概的描述
寫完後再傳上工作站模擬
! F6 S) o  L- y4 Q7 a小弟寫的code在Quartus II上compile沒error
6 b* |$ h! d( P- ~到工作站上compile也沒有問題
但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
: a8 N5 a) q  Y( h* _/ G卻出現一些Error，故小弟來此詢問各位前輩
+ T& C7 Z% R5 v) H在撰寫描述語言之前，應該先如何規劃
確保自己寫出的code在合成的階段較不會出錯呢？
9 ~9 V% F) u" |- B4 a
小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
# x# F# \/ t: ?+ G4 I我想先寫個雛形架構，未來再拓展到更高位元
還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
! \/ ]+ B" S% [# k跑模擬波形都可以出來
8 e# ?! |6 x. L) Q# D但一傳到工作站卻一大堆問題要解決

; q7 U/ _  P8 {8 X# a' x4 K煩請各位高手、前輩給小弟一些指點
6 P$ m9 C$ \% I- |* l, G' ~8 [: i謝謝Orz