請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好

小弟最近使用Verilog XL來撰寫程式~
因在工作站(UNIX系統)上對於一些指令不太熟悉
* z! k  l3 H2 s故小弟先使用Quartus II 先寫出Verilog大概的描述
寫完後再傳上工作站模擬
. o+ I  l3 v) X0 b5 o( N小弟寫的code在Quartus II上compile沒error
$ k  Q1 {) k+ X* c' U, b到工作站上compile也沒有問題
但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
卻出現一些Error，故小弟來此詢問各位前輩
在撰寫描述語言之前，應該先如何規劃
確保自己寫出的code在合成的階段較不會出錯呢？
5 K; p7 f" Z% ~- `$ Q2 a
小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
% g! w* l8 O( f8 g我想先寫個雛形架構，未來再拓展到更高位元
還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
$ Q, t( S6 r5 T& {- ?9 C0 f跑模擬波形都可以出來
8 ~; J' q! a# [! A但一傳到工作站卻一大堆問題要解決
0 h6 b3 d5 W6 I- r$ f6 M; h
; g% n' I: G; I煩請各位高手、前輩給小弟一些指點
謝謝Orz