請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好
; j1 p; a* k  w, w$ x
8 z6 E, P; ~/ {3 r% u& R6 x; R小弟最近使用Verilog XL來撰寫程式~
因在工作站(UNIX系統)上對於一些指令不太熟悉
$ c2 X3 t! I- F' ?' h/ a/ N$ {* p故小弟先使用Quartus II 先寫出Verilog大概的描述
+ I& `9 F/ i0 T) x/ M8 _5 j4 J  m寫完後再傳上工作站模擬
" w+ S" s3 U* j/ w( T/ T- L小弟寫的code在Quartus II上compile沒error
到工作站上compile也沒有問題
! _# Y4 _! P8 ^6 `$ ~但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
0 r$ F) W# u- T2 K. D. d" [卻出現一些Error，故小弟來此詢問各位前輩
在撰寫描述語言之前，應該先如何規劃
9 W0 l! e( D) }確保自己寫出的code在合成的階段較不會出錯呢？

" O3 R5 c, O3 |. P" S小弟目前寫的程式是一個4-bit 二補數乘法器
最後要使用Astro來做Physical Design
! C+ _% }. ]; ^9 Q0 ]2 E4 J6 f我想先寫個雛形架構，未來再拓展到更高位元
還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
跑模擬波形都可以出來
; [- ~# B9 Q: h0 X$ ~) V但一傳到工作站卻一大堆問題要解決

煩請各位高手、前輩給小弟一些指點
謝謝Orz