請教 Band-gap BJT 如果 layout 不 match

yalon

有一問題想跟大大们請益??
如果是 bandgap 內bipolar layout 因製程變異; 導致silicon 上所見 並非如 cuicuit 上所建 1:8;
% d% K' h2 B1 l) u8 L
那麼在 silicon 上所見到的 reference voltage electric 特性會變怎樣.
* O# F; }# ^; U3 X
歡迎大家發言...
6 \. l" q4 ^$ ^; f8 `% y謝謝
0 S0 N( X. W0 {6 c# `/ R7 x  D: s' ?
0 g+ O" C- r0 H; u: i0 ^! Q! J9 j
: S3 s) y- _1 b1 F' |" _以下是 bandgap voltage reference 的相關討論:
bandgap無法將壓差降低  
bandgap voltage reference?
關於CMOS的正負Tc
2 L7 ]2 k# E$ _0 b% l% l: u' u如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作



+ \3 U& ^6 S) u4 e% p[ 本帖最後由 sjhor 於 2009-3-17 05:54 PM 編輯 ]

semico_ljj

1：8的设计一般不会出问题的，倒是Res的matching倒是要注意

yalon

Dear S 大:
5 O6 H; M. s, [7 Z5 W. c5 }& `2 x- G 怎樣說 為何通常 bjt 不會有大問題 ?
例如 九公格內的單一unit 是 1umx1um 好 還是 10umx10um 好 ??

: [4 i( w. B1 z  M: e如果沒選好 ....影響有多大 ???
這能用 monte carole 來仿看看嗎 ??

  I( i% L+ D7 c; A多謝.
: q3 v  h# E* W

finster

我個人都是選10x10的BJT
1 i/ Q/ r* Y+ n! K* [以前我們曾從HSPICE Model來看,發覺到10X10在溫度係數上相較於其他size是比較穩的,不過,各家製程廠不見得都會是這種情況,所以,必需以各家所提供的HSICE model比較後才會知道
8 c' C2 ^7 J5 z5 Y. [! e至於1:8,若沒有照九宮格的layout排法,在製程上是不會有問題,但出現的performance可能會有一些小問題,但影響多大,其實很難說,畢竟T公司的技術比起其他三級的製程廠技術來說,這些小地方就決定了T公司的價值存在,有些三級製程廠所提供的HSPICE model還不見得很準,有時還得下test key來驗證一下它的HSPICE model的準確性
至於monte carole能不能模擬出來看,當然有辦法模擬,但成效如何,其實還是得看製程廠的技術和提供的model

semico_ljj

是的，一般Foundry提供 5×5的；10×10的；20×20的。实际可以看情况！取10×10的是面积和精度的折衷！

異星人

我曾經下過顆包含BJT的Bandgap電路

9 x/ N7 ~/ Y' e) b; o只是測量晶片時
, q9 R% i' Q+ o- |
performce降低相當多啊

$ J- {" U3 o- P而且BJT有match到
! o' V! P* @7 q) n% |2 J! A
你可以注意BJT Bandgap是否相當的關鍵重要

再去考量電路的Layout架構

erdong2000cn

match对电路影响比较大，如果要降低噪声的话，需要选择较大的bjt，我们选的一般是10×10

semico_ljj

Area 越大，matching 越好

liangshangquan

5×5和10×10在面積上當然10*10的match更好，REF的離散性更好，另外由於E面積的區別，會造成BJT的vbe有所差別

nesty.tseng

我的看法是...如果你需要很準的reference電壓
光想靠layout matching是很難的
" I7 i3 n7 w$ D% ~6 n* K: Q多準備一些trim吧
6 T9 W* [4 U# ^6 ]) i# T基本上1:8已經是ok了
重要的是你R的layout跟type

gimayon

有種 疊2層 pnp 的 bandgap 架構
8 C% O+ n1 ^9 c: v0 `! t1 |
有高人說對製程偏移影響較小
( S! Y1 {6 I; V9 T% q, O" z
可惜我只看過 run過  沒實際下ic回來測試過...

dyjguilin

其实可以通过仿真大致的确定一下影响
, n8 u$ h: [. Q/ v不同结构的BG对器件的敏感度是不一样的，可能BJT的变化并无太大影响，也可能有毁坏性的作用
仿真中一般有dc sense仿真（好像主流的仿真工具都有）
0 l) z% {3 D' G) V& z' G8 B0 h  D尝试调试一下期间的参数变化（需要design rule和fab库文件的支持），看看那些器件对BG影响最大

guang3000

我们公司的bandgap不用trimming , 加上一个电压跟随器（测量用）， 电压变化是正负40mv , 架构还没完全看明白，这个bandgap性能到底如何呢？

u8912017

如果是我的話我也是會選擇使用 10 x 10 的 BJT

) {+ w; q1 v$ ^+ J3 H; i' ?% Q4 _原因無他…因為layout area比較大，所以gain到的 delta offset也會比較小
. v+ m( ]% H0 U& {9 U5 a) E" `
& o5 B) ~5 F9 ]: x另外，bandgap的分壓電阻我到是覺得還好…因為他是ratio式的

所以即使process飄掉的話也是一起飄向同一邊！！！

jesseyu

The area of emitter will have mismatch and is proportional to the BJT size, thus bigger is better. Also, the bigger the area is , the less sensitive it will be to the current injected.

donothing

回復 13# guang3000
0 P5 F3 x% @& L
    請問一下   在 Bandgap後加一級的 op buffer , 量出來 40 mV 是一堆 IC的量測值吧
4 U6 B. \/ j9 w; v
* g/ r, X# ]) F  T+ t    這樣子不是會把 每個 op 的 offset 也包含進來了嗎 ?
. f* o' m* K  K  y
    有的剛好與 BG 正負相抵, 有的剛好累加, 還是我的解讀有錯呢?

2008ql

, n# S# t9 k( J) V% {+ H
回復 2# semico_ljj
: o& P3 m* U- p9 p

dear semico_ljj，
: v+ [' W3 |6 X. S& P9 |我現在做bandgap reference,覺得連接電阻的metal,以及電阻到地的metal對reference輸出的溫飄有較大影響。請問以您的經驗，這種影響大嗎，有什麽改進的措施嗎？
: J+ U  r3 `& S: X7 c7 c還有從postsim的結果推斷，地電位應該是向上飄了，有這種可能嗎？
% |# y* U7 a# j- L" r/ a; C1 W3 R能具體介紹一下您說的電阻匹配嗎？
6 L2 u7 T9 `' Q9 |謝謝！
. |" x: @/ d0 G1 }  v也請其他各位高手指教！

jsp0520

相同面積下我再公司作通常會選能畫到16或25顆的尺寸(2X2, 5X5, 10X10)
; z$ b7 f. L  U0 F  G科數越多OP_OFFSET影響越小