11/27 工研院系統晶片科技中心『3D IC 技術研討會(第一場)』

chip123

『3D IC 技術研討會(第一場)』 　 　 在終端產品應用朝向高效能、小型化與異質整合的需求下，傳統的2D IC技術已漸漸無法達到此種要求，為了解決在2D IC技術的瓶頸，IC製造產業已從2D平面IC製造技術轉向3D立體之IC製造技術，統稱為3D IC。3D IC為晶片立體堆疊整合模式，3D IC不僅可以縮短金屬導線長度及連線電阻，更能減少晶片面積，具體積小、整合度高、效率高、耗電量及成本更低等特點，因此被認為是下世代半導體新技術。 " Z) B6 ]7 z1 R8 o/ B / k* j- F; G  ^$ V; B7 K另一個使用3D IC技術的最大誘因在於系統晶片(System on Chip; SOC)的整合性更佳，以往在系統晶片或系統構裝(System in Packaging; SIP)等晶片整合是以2D之平面整合方式成單一晶片，而3D IC最大特點在於3D IC可讓不同功能性質，甚至不同基板晶片，以最適合的製程分別製作後，再利用矽穿孔(Through-Si Via, TSV)技術進行立體堆疊整合，如此可進一步縮短金屬導線長度及連線電阻，也能減少晶片面積。因為3D IC技術具體積小、整合度高、效率高、耗電量及成本更低等特點，將更符合數位電子輕薄短小發展趨勢要求。 然而，在3D IC技術下，晶片間內部連接路徑更短，相對使得晶片間之傳輸速度更快、晶片間之雜訊更小、效能更佳，也使得一些須要克服的技術問題一一浮現。由於3D IC的技術需考慮TSV技術、晶片之散熱問題、良好裸晶（Known Good Die; KGD）之測試、使用不同堆疊方法（C2C、C2W、W2W）對良率問題所能解決的方法、晶片接合時對準（Alignment）的誤差、晶片之磨薄技術、晶片之間接合的方法和材料的選擇等問題，而這些問題都是在2D IC技術上所未見的，也等待研發人員的克服。 本研討會結合對於3D IC 設計有相當了解的專家學者，針對市場上已有的 3D IC先進封裝技術研究、相關標準之美國專利資料及記憶體互連標準(Intimate Memory Interconnect Standard，IMIS)等題目進行報告解讀與資料重整，希望對於將來3D IC相關計畫之規劃與研究有所幫助。在此邀請學研業界先進一同參與！ 舉辦日期：97年11月27日(13：30 ~ 17：00) 舉辦地點：工研院中興院區51館3A會議室 指導單位：經濟部工業局 + N' @- ^6 [2 m5 z  E6 g主辦單位：工研院系統晶片科技中心 8 F1 t- f, ?7 m: T參加費用：免費 報名期間：即日起至97年11月26日止(名額有限，請儘速報名，以免向隅) 線上報名：請至線上報名網頁填寫報名表格 ; l$ W9 O% y6 K. O' ~$ H聯絡窗口： 周柏妤 小姐 活動議程： 　 時間 議程 主持人或報告人 13：30-14：00 報到 14：00-14：10 1 B. Z' n6 a+ ^( b/ t& \ 開幕 唐經洲 特助 ; b) q* [! r# ^工業技術研究院   P0 p5 h* [8 g系統晶片科技中心 4 S( N% \0 |* w; W 14：10-14：50 1 d" n3 F8 R6 Q  K/ [ 3D IC 技術專利探討 林瑞源 教授 0 ]  Q. `' S! m南台科技大學 * s& A- G* k1 Z- { 14：50-15：40 3D IC Advanced Packaging -Yole 之報告解譯與分析 8 X- [) o2 c* [0 U1 G5 ] 王立洋 教授 7 y) F( |& M3 I6 N7 U: k南台科技大學 15：40-16：00 中場休息 - |* d' p- W9 H 16：00-16：50 ) M. k+ [- j1 ?# C! P 3D IC 記體體標準 (IMIS) 探討 2 }, |- d% Q8 u2 ~8 P6 t' i& V. e 張孟凡 教授 清華大學 16：50-17：00 " S8 B4 m- v% ^1 l 意見交流