Sansen讀書會...

賴永諭

Slide 0128: Symbol 似乎有劃錯 且PMOS 小訊號source to drain current should be changed to
gmVsg ,不過Fellow Sansen 可能有自己的一套解釋方法~~

賴永諭

slide 154
# G$ l  ^0 Z' c% A+ o! AA gain of 1000 is expected.
=>應該是 A gain of 100 is expected.

賴永諭

Slide1524:
6 Z9 L. e3 K* U; @Slide 0128 Vout/ic=1/2gm3ro1
2 @# Z" d- S7 T7 S" B2 F
補充內容 (2019-1-8 11:06 AM):
- N9 v' o( }- ~* V1 c4 }Slide1524: iout/ic=1/2gm3ro1
# i3 D% s# b  T" x1 ?/ o' Z
補充內容 (2019-1-8 11:08 AM):
5 P+ i- S7 p. i% X' @1 L7 h, _Slide1525: iout/Vinc=1/RB*1/2gm3ro1

賴永諭

Slide 1312:
Input shunt: Current mixing輸入電阻變小
Input series: Voltage mixing輸入電阻變大
; r6 z( O9 a4 S  KOutput shunt: Voltage sampling輸出電阻變小
& R) {" P/ q- u8 J8 ~; B6 COutput series: Current sampling輸出電阻變大
4 o4 s8 E2 _' E. E' P* K3 U2 r

賴永諭

slide 0731
" n8 C8 ?7 k; x0 j需要4各bias 點~
# s8 E& L, J" D) A( O: _/ i; l* s4 @
! {- R: {! |7 r  R( j  O7 c8 i  ^side 0732
只需要3各bias 點~
; z, `. l: Z, F8 d, |: ]1 C, HM2 D 端的極點比slide更遠

賴永諭

slide 097
6 N, t- q1 t6 ]* N6 {1 D  XIt is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW
depending on the phase margin required.
=> 更正
It is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW
" s" g1 p! B3 w2 idepending on the phase margin required.

賴永諭

賴永諭 發表於 2010-7-13 03:49 PM
回復 32# tuza2000

; R0 s8 f3 E( _1 S: U1 ?上面說明有誤～
) j! x! K% k4 r" S實際上左邊diode connect pmos gate 與右邊M6相接
: S* C3 r- z; Q$ i; y# b* }

賴永諭

Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)
$ _( `# M8 v- Y6 q$ NCurrent sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
6 O$ ]+ S4 b3 L/ v5 O/ c所以Rm增加beta

賴永諭

Slide 2264: gm max=1/2(W*C1*C1/C3)
Ref: silde2219
Start-up of oscillation 可知

賴永諭

Slide 025
Noise will be explain in detail in Chapter 4.

賴永諭

slide 0444
Noise of a current mirror with series R:
前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!
還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~
謝謝~~幫忙回附一下

賴永諭

slide 0513
分享一下~~這張Gain bandwidth說明如下
6 F' f- D$ b! q, M2 D0 d3 l# p8 F1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
# L; l; j2 x6 O$ z. t. \' l4 q3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 0513
分享一下~~這張Gain bandwidth說明如下
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 2222
$ I% g8 W8 `% o; {' `Verify that RB>1/(RsC3^2Ws^2)

  b8 V4 y' D9 p% @( `! t$ l$ h=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)
. x% i- E1 z5 C( w: C6 m6 \: e

賴永諭

slide 2222
* }/ n9 D$ C3 g9 \7 R2 u8 C$ qVerify that RB>1/(RsC3^2Ws^2)

=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
6 t, s3 F1 r9 V所以RB應該大於1/(RsC1^2Ws^2)
' X7 n+ R' w+ ~, A" i1 a

賴永諭

slide 2222
4 [' m. A  X; C$ R: @9 S2 oVerify that RB>1/(RsC3^2Ws^2)

# k% E* i/ `; T$ L: ~5 f, t=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
3 W* g* E) b) a* n0 M! U用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2222
" ~4 N- N# {  dVerify that RB>1/(RsC3^2Ws^2)
+ s3 x- D4 e" }# `8 j: j- i  I
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
4 x2 V" S4 G4 \+ q用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2264 Calculation of gmA
/ W  o1 p/ t3 I$ E; Z
gmmax 應該是C1WC1/2C3

=>ther/2=gmax/(Ceff x ws)^2可推算出來

賴永諭

賴永諭 發表於 2024-3-4 04:01 PM
slide 2222
  U2 Q$ u  U9 RVerify that RB>1/(RsC3^2Ws^2)

gmA~ 4RsCL^2Ws^2
- R* G7 P4 P, j6 N- m5 V) band 4WsCL^2/QCS


8 R+ ]5 F1 p8 V) H6 ]+ ^! h5 j) u

賴永諭

RIP
* `/ C5 C) [& i1 T- c% S" U( i
8 C; Y1 ^) l( }5 W* d$ m% s0 EIn Memoriam : Willy Sansen (1943-2024)

2 }5 H# ^/ b& Nhttps://bbs.eetop.cn/thread-968254-1-1.html