Sansen讀書會...

賴永諭

剛剛看了一下Ch1...,好像有些許錯誤的地方哩...
Slide 0129: gmb 電流方向(Bluck 接地時S->D,if Vbs>0, 電流由D->S)
Slide 0134&0136: 應該是VGST(VGS-Vt)~0.2 V
歡迎大家踴躍討論一下...剛剛開始閱讀

賴永諭

RIP

In Memoriam : Willy Sansen (1943-2024)
& h' W* T/ ^$ E$ F2 y. Y
https://bbs.eetop.cn/thread-968254-1-1.html

賴永諭

賴永諭 發表於 2024-3-4 04:01 PM
slide 2222
( R  j6 r  |0 C) u& \1 x; WVerify that RB>1/(RsC3^2Ws^2)

gmA~ 4RsCL^2Ws^2
& o" j1 K5 A5 {% D5 B- _and 4WsCL^2/QCS

賴永諭

slide 2264 Calculation of gmA

% N* f9 @6 a& H  `+ T: ~' wgmmax 應該是C1WC1/2C3
& S# c+ U- c; I
=>ther/2=gmax/(Ceff x ws)^2可推算出來

賴永諭

slide 2222
- L' y  I  l# Z( L* x, IVerify that RB>1/(RsC3^2Ws^2)
: w5 Z: Q- j! X3 j; l: P
6 u! K6 C  T3 \' z. g& f=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
4 j) s, M3 B/ v8 Z5 T* }) g: l所以RB應該大於1/(RsC1^2Ws^2)
4 c/ F# a- |: H1 T, U

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)
3 i8 D+ L# X- f- u
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
4 d/ n$ C1 B1 a用RB 來biasing 應該要大於1/gmA 電阻
$ ^# ?3 A/ s  j2 x2 \所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2222
" U( ]7 F* _. h& w) e6 ]Verify that RB>1/(RsC3^2Ws^2)

' G/ F* J0 ?+ t! W+ F3 F/ a- v=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
5 {5 l) f) W; c. Q所以RB應該大於1/(RsC1^2Ws^2)
% W( i, o6 P) n8 r) k$ |( z% ^/ p0 V% b) T

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)

=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)
2 c7 f  {7 v0 W1 g) k6 ~  T6 N

賴永諭

slide 0513
+ t- C* ~: `- g" Q" U: M3 K1 l分享一下~~這張Gain bandwidth說明如下
+ Q4 X* e9 B  D3 M+ Q$ l' n1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
, V. N* Z6 f$ e* C5 l- G5 f3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 0513
7 W& j, o- k% t# _/ X6 \分享一下~~這張Gain bandwidth說明如下
% u$ K3 P6 Y- o6 ~( Y" q1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 0444
Noise of a current mirror with series R:
, y. [: d- K$ H, h: j前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!
+ }: ^/ C, a) }8 m* G" ?0 l, I$ B還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~
謝謝~~幫忙回附一下

賴永諭

Slide 025
Noise will be explain in detail in Chapter 4.

賴永諭

Slide 2264: gm max=1/2(W*C1*C1/C3)
Ref: silde2219
Start-up of oscillation 可知

賴永諭

Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)
Current sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
所以Rm增加beta

賴永諭

賴永諭 發表於 2010-7-13 03:49 PM
2 O& p/ `( F  q# n+ ^回復 32# tuza2000

上面說明有誤～
! s* l, M* i7 i; v. i7 D* F* Q實際上左邊diode connect pmos gate 與右邊M6相接

賴永諭

slide 097
" ^+ t3 M9 n8 |5 [$ fIt is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW
' W: g4 \1 ]' {* Y- i* _& l0 Vdepending on the phase margin required.
=> 更正
It is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW
$ m" C. \% O8 u" D2 L% Kdepending on the phase margin required.

賴永諭

slide 0731
$ K/ h1 h$ ]+ _1 ]* _需要4各bias 點~

7 q! m; A% P/ [' tside 0732
* C) ~+ d$ e  R& l& c9 ~9 R) N只需要3各bias 點~
M2 D 端的極點比slide更遠

賴永諭

Slide 1312:
' S0 O$ j5 _) o1 j# M) bInput shunt: Current mixing輸入電阻變小
Input series: Voltage mixing輸入電阻變大
Output shunt: Voltage sampling輸出電阻變小
Output series: Current sampling輸出電阻變大

賴永諭

Slide1524:
- X9 K0 R% _- \& zSlide 0128 Vout/ic=1/2gm3ro1

補充內容 (2019-1-8 11:06 AM):
Slide1524: iout/ic=1/2gm3ro1

補充內容 (2019-1-8 11:08 AM):
Slide1525: iout/Vinc=1/RB*1/2gm3ro1

賴永諭

slide 154
A gain of 1000 is expected.
=>應該是 A gain of 100 is expected.