設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › verilog 想做一個timer

發新帖

查看: 8937|回復: 1

上一主題

下一主題

[問題求助] verilog 想做一個timer

電梯直達

跳轉到指定樓層

1^#

發表於 2008-11-2 14:27:23 | 只看該作者回帖獎勵

回帖獎勵

|正序瀏覽 |閱讀模式

如果我做一個carpark timer, 每3秒就$1, 之後每8秒$1
using verilog
請問可以點寫?

[ 本帖最後由 tescoq 於 2008-11-2 02:40 PM 編輯 ]

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 分享頂0 踩0 分享

回復

使用道具舉報

2^#

發表於 2008-12-1 10:48:03 | 只看該作者

if you have the passion ....
let's ok

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 04:27 PM , Processed in 0.107514 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表