設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › PLL Loop Filter Design Tool
返回列表 發新帖
查看: 78315|回復: 86
打印 上一主題 下一主題

[問題求助] PLL Loop Filter Design Tool

  [複製鏈接]
yuiz
1#
發表於 2008-10-14 18:18:44 | 顯示全部樓層
這個工具是方便讓你設計PLL的C跟R的，不過前提是你必須先設定你的PLL頻寬、VCO的Gain、除頻數N...應該這些吧，這樣它可以幫你計算出你的Loop Filter的R跟C。當然，你的PLL是採用2階LPF，如果是3階的話又是另一套算法...../ n) F: k: K" n- ~- U3 S
我記得好像是大陸人寫的一個程式，網路上好像有，search一下!!; Q- W2 J0 }" Q4 h& v
$ v+ g0 A0 x6 B% ^5 B; g6 G
[ 本帖最後由 yuiz 於 2008-10-14 06:21 PM 編輯 ]
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 01:39 AM , Processed in 0.107013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表