|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程
+ V% A, b/ T f+ C) ~2 b- U, ?97年11月03日 (星期一)
7 O' N' Z- Z# t' P: |" j( l1 ~時 間 活 動 內 容
4 U# _ ]8 f; P( b8 `) a8:30-9:00 報 到
0 \4 [/ C3 A: t6 O0 }, k* Q4 G! U+ v9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)$ f' L8 E' T$ _
9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展4 B4 i2 c$ Z" t, r' V( `9 K
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授; L: k e: u/ v5 F/ N; V5 i8 x$ h& m
內容包含:& E; A7 t( t) t4 H3 f/ o5 T5 _# s" `9 M
1. EMC問題趨勢的發生與分析- a% N& n, W. P M2 f
2. 數位無線通訊平台Platform noise 之分析9 a' l S8 d0 z8 _
- Platform noise effect
( O9 m& b( z, q8 ]# d3 Y- Noise measurement procedure 3 a' J: R0 N! f
3. EMC之原理分析與設計技術簡介
, ]& Y; l% g7 }9 o- Filtering. f- G7 s% P$ A- A2 j8 p
- Shielding. h: p$ z0 U& M9 }6 S
- PCB Layout
) D4 E F+ ~9 z# |4. 電源完整性(PI)之分析與設計
" q, t. f5 D0 N, C* m- Power/Ground plane layer impedance measurement
- r# |; y8 _0 v" g- Power Distribution System (PDS) Design
% R" {( C! z/ U, }. ]$ F5. 信號完整性(SI) 之分析與設計
' l+ e8 s* V& u4 x& E- Measurements for Signal Integrity
: p5 s( u9 ^5 X4 A- Multi-Gigabit transmission over backplane systems* c, G6 V; H5 t4 J" f5 o4 Z5 A
# J# I1 Z. h: h8 h2 f& z+ ~. y7 Z
% U' t& S& Y |97年11月04日 (星期二)0 S& v! i, b4 T* p' c
, g6 }- H3 |% y/ a0 _1 B7 o9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
/ z. i$ {6 G) C/ ~& @" I& h內容包含:" w8 i% Y' A- ^: C9 b: X$ u2 w
電磁模擬範例分析( D2 K, s1 I' p
6. Basic module-EMI analysis of sample board from experiment and simulation
+ D) R' K( X2 n. A• WBFC Modeling and Simulation
7 Y3 B g$ Z# }0 d! H8 w: y7 N• MP Modeling and Simulation
! ~) _4 G/ p3 s/ [0 I/ U• TEM Cell Modeling and Simulation
4 Q7 j7 m9 g( \, d- General Noise Characteristics
+ ]8 G# y4 q7 r% c% s, E0 p' S- Power Noise Study, R7 D O7 I- q% o- p h: ~ @
- Signal Noise and SI Study3 i) Z: q; K6 `# W
� Slit on Reference Plane# w: E. ], L4 G2 B" h' l4 ^
� Signal Pattern at the Edge of the reference plane9 p4 ~) n2 k$ U8 j% i+ y u
� Reference Plane change
4 R: S# X3 v' X4 D� Trace near the Card Edge
. y. ?+ ]. ^6 V7 T; ?8 Z7. Trend of EMC issues on chip-level
7 n: I. |6 E+ I! C) U6 B8. EMC design trend for chip-level4 q# p/ z) O1 L4 Q: s
97年11月05日 (星期三)& q$ W$ b; V: j+ S3 S
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授& _6 e! \( l7 I p7 a( J+ r j
內容包含:- p$ q4 j* t, r3 S+ O. P% o
9. IC-EMC相關標準與量測設備及技術簡介6 z _' I( G2 b, K3 v8 H; {9 g5 m6 n
10. IBIS modeling vs. Spice modeling
, H0 p" m5 p( }+ S! H11. IBM的電磁模擬軟體簡介與其在EMC設計的應用- G9 n% y5 [; g* B: a9 @
12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring, T' R0 T1 v% g) S- G8 K" o
• New Challenges in Modeling and Measurements. y8 o0 Y) n* K& L! L* j, a
• Loss Mechanisms and Their Significance
" B* i9 b5 I* ~; V- _! M8 u& Z• Limitations of Present Methodologies# k7 L% ?- ?; Z) `
• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique
4 b. d# b: `) J. y: X; M8 N• Production-level Process Integrity Monitoring
3 ~6 e1 c P- j* H7 K8 I 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|