|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程
8 o, V) s* m% L) k3 X9 y* i x. W97年11月03日 (星期一)
- a. e/ h* R, I6 m+ N時 間 活 動 內 容4 [; z0 A. A4 {* }
8:30-9:00 報 到
& [+ h0 H$ n& x! p# @; F, [' Y9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)0 ~" A: a0 y9 _2 ~* [; Q) u
9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展
' p w, K2 A& I. ~主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
$ `7 ]; e$ h6 i1 c/ q內容包含:5 I) B' y) o- X0 v4 J2 u& {
1. EMC問題趨勢的發生與分析
# S2 |# T9 V% T2. 數位無線通訊平台Platform noise 之分析' l1 U0 g* W Z/ h6 v3 S3 ] ^
- Platform noise effect& c$ g9 w _+ E/ y7 K2 G: z& {
- Noise measurement procedure 0 B& J8 v; o& Y, I) G4 D3 l
3. EMC之原理分析與設計技術簡介* {2 G3 z$ i3 _9 w% A# ^) k
- Filtering
. H% \0 m1 B) E: [/ B2 s. [- Shielding% w+ ?. {9 o, o( Y W
- PCB Layout4 q3 G' q% S4 ~
4. 電源完整性(PI)之分析與設計' C/ C* S, k; p$ @/ P2 l- r
- Power/Ground plane layer impedance measurement# n8 }8 g3 ^8 Q- I( W$ w& I
- Power Distribution System (PDS) Design; H5 r3 I& p* P2 f( p
5. 信號完整性(SI) 之分析與設計, |$ x1 ^# H9 Y+ Y2 C! w/ ~. i) H
- Measurements for Signal Integrity5 H/ ?7 c9 \$ p6 Z! y. `& S: w
- Multi-Gigabit transmission over backplane systems3 r! Q1 h. C$ x$ D, F: N- N, ~
# H6 D4 ~. E( q
( v) q1 b+ }' q: o# f9 t- S; ]0 s
97年11月04日 (星期二)
8 ]4 {( y. V. F* i$ j1 J4 v2 A3 u2 {2 W
9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授! @/ o+ W! w0 w4 W& ^
內容包含:
% `% K7 g! l7 l9 `/ O電磁模擬範例分析; `- Y* q3 u- ~/ E/ J7 K
6. Basic module-EMI analysis of sample board from experiment and simulation. S+ P( O" U# M, M2 e
• WBFC Modeling and Simulation
2 j8 q, J. g! T* v! s+ ]* u• MP Modeling and Simulation) d; x7 m* Y% H" h2 V, e
• TEM Cell Modeling and Simulation
1 ^+ r% K' g2 w- General Noise Characteristics" k6 [& u% ]/ n/ C0 M+ J
- Power Noise Study3 N6 ?$ a8 w* @
- Signal Noise and SI Study
5 R; u$ K* i, e0 \4 k$ x+ p- F� Slit on Reference Plane
% u C! _- @* c0 E& u� Signal Pattern at the Edge of the reference plane
! t' w$ v, h' t. c! R; ]$ x E, G� Reference Plane change
& L" ?0 ]8 O! P. F& n( V� Trace near the Card Edge
0 B& C, O8 Q B. N7. Trend of EMC issues on chip-level" ^( d2 k, k( w# I+ F, W6 X
8. EMC design trend for chip-level0 O, W: ?1 Y; v; n6 }! K
97年11月05日 (星期三)' l1 t9 p6 P \* A( X8 _& b/ e
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
3 O+ `! r2 S: K0 y9 T+ K$ Z' k內容包含: y) T# c3 A9 @5 ~
9. IC-EMC相關標準與量測設備及技術簡介9 |2 b) }+ o. k8 c& A
10. IBIS modeling vs. Spice modeling
I( G! R1 n) X4 B& a11. IBM的電磁模擬軟體簡介與其在EMC設計的應用
+ Q, ?. o5 O+ v) Q! \1 @12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring2 {# V# [8 B7 a- e/ P
• New Challenges in Modeling and Measurements
& P7 p% ]. h9 d; P• Loss Mechanisms and Their Significance8 @, a! k5 ^! I; k5 C
• Limitations of Present Methodologies# i! u- X7 |2 v: O
• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique
4 p, O( s" ^) R( m( X• Production-level Process Integrity Monitoring
# ~/ A' n8 d+ r6 L2 D 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|