VHDL 倒數60分鐘

hope1014

因為我用的程式是Quartus II
+ I$ u* q4 y7 g; C* X& L
" h. X. `8 W7 s而且我用的是元件編輯電路圖

我知道需要 一個倒數60分鍾的主程式
* _8 X' S6 Y0 A: Q! V" r
- i  U5 f1 S. l0 C可是卻不知道如何下手...
3 a- l2 M7 B; E' N; j% c8 N
但是又怕有了
1 o/ |: Y5 V* N9 C4 b9 Z
電路圖卻不知道如何連接= ="
$ j& D' u5 Z! m8 a4 ~& ]  ]8 O
請問有高手能幫幫我咩?
" E; X" J3 f+ p8 F  S( D7 R
/ \' G2 }! s1 L" ]8 H或者給的方向倒數怎寫...

8 G/ r/ W8 w( d6 H9 U6 o$ lxt_1014@hotmail.com

jungswee

用VERILOG寫可不可以呀？
6 N& P2 J' j$ E. V做個計數器，然後綜合一下就可以了吧

hope1014

嗚嗚
我有爬到VERILOG的文章
可是我需要VHDL的寫法
才可以跟其他電路方塊連接吧

ps.其實我不是很熟...
其他電路分塊都是vhdl的寫法

hope1014

LIBRARY ieee;
USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all;
0 @/ u0 I; o% ^7 d. |1 i# T0 v+ eENTITY counter_60_seg_v IS
+ k; E- {- g- O. c3 X        PORT(Clrn,Load,Ena,Clk        : IN  STD_LOGIC;
8 W" q4 K' `% n3 A/ x                 D0,D1                           : IN  STD_LOGIC_VECTOR(3 downto 0);
         Q0,Q1         : OUT STD_LOGIC_VECTOR(3 downto 0);
; J, }2 f1 q; F4 z                 Co         : OUT STD_LOGIC);
END counter_60_seg_v;
ARCHITECTURE arc OF counter_60_seg_v IS
BEGIN
# h# L( f) U0 a* |6 a$ c& ~2 m  PROCESS (Clk)
     VARIABLE imper0,imper1 :STD_LOGIC_VECTOR(3 downto 0);
  BEGIN
. ~3 |$ x% _: W7 j# ?        IF Clrn='0' THEN  imper1 := "0000"; imper0 := "0000";
    ELSE IF (Clk'event AND Clk='1') THEN
                IF Load='0' THEN   imper0 :=D0; imper1:=D1;
& ^$ y2 Z4 r) C2 J( b1 g0 y' ?' x            ELSIF Ena='1' THEN
               IF imper0="1000" AND imper1="0101" THEN
                  imper0:="1001";
               ELSIF imper0<"1001"  THEN imper0 := imper0+1;
               ELSE imper0:="0000";
( A. Z/ W  R+ u! m1 d' Z                    IF imper1<"0101" THEN imper1:= imper1+1;
4 g$ z7 S- L2 f3 T/ }5 C                    ELSE  imper1:="0000";
- P2 W! t! `( A6 k% h3 m                    END IF;
/ L; z4 Q0 O' Q8 T1 E# ~* \               END IF;
. `# G4 r) A9 ]0 a5 V8 T             END IF;
        END IF;
   END IF;
! f- m+ h7 R8 j" @* U        Co<=imper0(0)and imper0(3)and imper1(0)and imper1(2)and Ena;
; a5 t& Z, L& T6 M1 T0 j- k3 d4 O( C        Q0 <= imper0; Q1 <= imper1;   
   END PROCESS ;
* Q; y6 _. D- A/ x0 OEND arc;
$ Z( s5 L' O! a7 ^# c
8 u4 g4 E" V& t這個是60模計數器設計
要怎弄成倒數60?
6 k% k6 N9 z4 y+ F有人會用成倒數60秒先幫忙吧
6 }2 \( \: @# R# j請問一下我會用到幾對幾的多工器啊

jerryyao

現在的工具都支援verilog和VHDL混合使用。
現在的工具都支援verilog和VHDL混合使用。

michael6172

這不是很簡單的東西嗎?怎會寫不出來
  B1 m+ e) X7 O+ t2 J

, W& w7 a2 `  {  ~3 h除頻除到一分鐘阿,在遞減counter就好啦....

dannyc

Quartus II 可接受verilog, vhdl以及Schematic多種語言的混用，只須在呼叫的接口上分別對應即可。
% ^* D2 }4 [2 i8 c6 l若有須要，我很樂意幫忙。
0988310302
! `1 g. h% k" d
0 z1 Q4 g. m" R. f# j/ |Danny

hope1014

真的沒有人可以幫幫我嗎
身在澎湖資源有限
# e2 K& O9 v% I+ k4 F只能上網求助資料~"~
  t# v/ \. H: g0 V$ c' L& a我可以提供
1 j9 X; Y7 r: C' ?七段顯示器、除頻器、4對1多工器、6對1多工器、掃描電路設計圖、消除開關機械彈跳器的程式
" u0 k' j! c. a; b5 R' R, s我是用電路圖編輯電子鐘的
, X" H4 ~/ I" ?7 n所以比較不需要程式叫程式

2 O+ _1 Z- W- }拜託 有人能+我MSN
" [* \& i( R( U9 \0 S9 h$ {- Lxt_1014@hotmail.com

hope1014

第一個是書上的電子鐘範例
第二個是我大概連接的電路圖
裡面的60模 靠自己的想法改了裡面的程式

# f% t4 ?1 d7 G9 J- F; y) r" s0 M1 e或者有高手能用第一個電子鐘範例來修改??~"~

ps.我只能用VHDL ㄒ^ㄒ