|
Altera DMA參考設計重點突出了需要PCIe Gen3x8的Stratix V設計的功能。透過展示理論最大峰值頻寬,參考設計證明Altera的Gen3解決方案幾乎能夠實現Gen3系統的全部頻寬,或者Gen3資料速率。而且,透過展示高達11 GB/秒的同時讀/寫操作,設計顯示了客戶在實際實現時能夠使用多大頻寬。DMA參考設計的特性包括:
5 G# {# k* |/ J5 o
7 Q( D: K0 s7 O# F+ D; ?; I• 與實例設計一同工作的Linux驅動程式
3 W9 J2 D* ?8 r! U3 t• 峰值輸送量(250MHz時,256位元142週期)
+ R7 Z7 B" G' e1 ^/ l2 v1 E; b5 |• 7.1 GB/s:背到背Tx記憶體寫入256位元組負載, L( _; u$ g3 f# J6 E& Z
• 7.0 GB/s:背到背Rx讀取完成輸送量 }% q% m c6 p9 i9 A
• 同時讀/寫操作:11.4GB/秒2 ^: o5 X) l Y$ m* q6 V7 n" C8 k
支援PCIe Gen3的Altera Stratix V GX FPGA
* z# A1 X( Z7 h; h. i" y) ^- U L5 J) C2 ?7 Z: F
Stratix V FPGA具有四個硬式核心PCIe Gen3x8矽智財(IP)模組。PCIe Gen3 IP模組支援x1、x2、x4和x8通路配置,每個通路傳送速率高達8-Gbps,與前一版本的Gen2 x8相比,使用Gen3 x8通路,輸送量提高了兩倍。與相應的軟式核心實施方案相比,Stratix V FPGA中的PCIe IP硬式核心模組節省了100,000多個邏輯單元。硬式核心PCIe Gen3 IP模組將PCIe通訊協定堆疊嵌入到FPGA中,包括了收發器模組、實體層、資料連結層和工作階段層。Stratix V FPGA的PCIe Gen3 IP支援PCIe基本規範Rev 3.0、2.x和1.x。8 s( A* {7 z; n
7 F! a* v Q) f# vAltera提供其全系列產品全面的PCI-SIG相容解決方案,這些產品經過最佳化滿足了關鍵應用需求。這些解決方案包括支援端點、橋接、交換和根埠功能的可配置PCIe IP核心和開發板。
) x) |- }" n6 R2 x7 y5 I: W9 {& ?供貨資訊
7 }+ @$ t! N% I6 g( XAltera Stratix V GX FPGA目前已經開始成品發售。Quartus® II軟體13.0版下載中提供DMA參考設計。 |
|