功能強大的FPGA設計工具？Altera Quartus II vs. XILINX ISE 應用經驗交流！

tk02561 · 發表於 2012-4-18 10:11:10

Altera任命Bradley Howe為研發資深副總裁

2012年4月18日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，任命Bradley Howe為研發資深副總裁。對於這一個職務，Howe先生全面負責Altera矽晶片產品、矽智財資料庫和軟體產品的開發，並監督公司全球研發組織。在此之前，Howe先生是Altera的IC設計副總裁。他直接向Altera總裁、執行長兼董事會主席John Daane負責。

Daane表示：「Brad在公司的10年之間，領導並發展壯大了IC設計組織，開發出了業界領先的產品。我們希望他能夠在Altera的這一個重要角色中再接再厲。」

Howe表示：「在過去的10年中，我一直受到Altera致力於先進技術、促進用戶創新精神的激勵。隨著可編程設計平臺在業界的不斷拓展，我希望能夠成為公司策略和遠景發展上，不可或缺的一份子。」

在加入Altera之前，Howe曾在C-Cube微系統公司、Clearwater網路公司以及SandCraft等公司擔任過高階主管職位。他有28年的工程經驗，曾在Bytex、Prime Computer以及Olivetti Research等公司擔任過職務。他獲得了波士頓大學的電子工程科學學士和碩士學位。

innoing123 · 發表於 2012-4-26 10:17:27

賽靈思推出Vivado設計套件面向未來十年的 “All Programmable” 元件而精心打造
以IP和系統為中心的全新設計套件加速可編程系統整合　建置速度提升四倍

全球可編程平台領導廠商美商賽靈思(Xilinx, Inc., NASDAQ: XLNX)今日發表Vivado 設計套件，這款以IP與系統為中心的全新設計環境，可為未來十年的“All Programmable”元件大大提升設計生產力。Vivado設計套件不僅大幅加快可編程邏輯與IO的設計，並加速可編程系統整合和採用3D堆疊式矽晶互連技術的元件、ARM處理系統、類比混合訊號與大部分IP核心之建置。Vivado 設計套件擁有強大優勢，其設計生產力是其他廠商開發環境的四倍，能克服各種可編程系統在整合與建置時的主要難題。

賽靈思公司平台開發部資深副總裁Victor Peng表示：「賽靈思累積了從2008年至今從全球客戶收集的回饋和經驗設計了Vivado設計套件，期盼其能實現客戶對更高的設計生產力、更快的產品上市時程等需求，並提供他們超越可編程邏輯元件的能力，打造可編程系統。過去12個月已有超過100家客戶與聯盟計畫(Alliance Program)的夥伴進行試用和測試，其中有採用Virtex-7堆疊式矽晶互連技術的客戶，他們期待獲得極大容量和頻寬。」

innoing123 · 發表於 2012-4-26 10:17:50

Vivado 設計環境
Vivado設計套件提供一個高度整合的設計環境(IDE)與新一代囊括系統級至晶片級(system-to-IC)的設計工具，所有建置都以共享式擴充資料模型和通用型除錯環境為骨幹。Vivado設計平台同時也是一個符合各種業界標準的開放式開發環境，可符合AMBA AXI互連規格、IP-XACT IP封裝元數據(metadata)、TCL語言、Synopsys Design Constraints (SDC)格式、以及其他專為使用者需求、加快設計流程而設計的規格。賽靈思藉由Vivado設計工具結合各種可編程技術，並將設計擴充至相當於一億顆ASIC的邏輯閘設計。

Vivado整合設計環境包含可快速合成與驗證C語言演算法IP的電子系統層級(ESL)設計工具、標準型演算法和RTL 級IP整合重用、所有系統建置模塊的標準型IP接合(IP stitching)和系統整合，更配備模塊驗證和擁有3倍速模擬功能的系統；此外，硬體共同模擬也同時提供100多倍的性能。以上優勢皆可讓Vivado設計套件協助解決設計整合時所遇到的難題。

為了解決建置上的難題，Vivado工具涵蓋了層級元件編輯器與電路配置規劃(floor planner)、具備優異SystemVerilog支援功能的3至15倍速邏輯合成工具，以及一個4倍速、更具決定性的電路佈線引擎(可用來降低時序、線路長度和佈線壅塞等多重變數的「成本」函式)。

innoing123 · 發表於 2012-4-26 10:17:58

另外，工具套件中的附加流程可讓因工程變更單(ECO)導致的改變只需重置設計的一小部分即可完成變更，同時系統仍可保持其性能。最後，利用全新共享式擴充資料模型(能在設計流程中每個階段中預估功耗、時序和面積的工具)進行即時分析，進而為自動時脈電路(automated clock gating)等整合功能進行最佳化。

博通歐洲分公司(Broadcom Europe)硬體開發工程經理Paul Rolfe表示：「Vivado設計套件與Virtex-7 2000T FPGA的結合，將會為可編程邏輯元件產業帶來一個典範轉移。藉由Vivado設計套件，Broadcom可以使用業界最高容量的FPGA進行設計，完全不需要任何手動式的佈線規劃或分區。我們非常推崇賽靈思在矽元件與軟體的各項創新成就。」

供應時程
Vivado 設計套件2012.1版即日起開始透過先期試用計畫供貨。有興趣的客戶可洽詢各地業務代表。賽靈思今年夏天將會開放2012.2版，而WebPACK以及Zynq-7000 可擴充處理平台也將於今年推出。針對目前使用ISE Design Suite Edition的客戶，我們將免費提供新版Vivado設計套件以及IDS。針對採用7系列與先前世代元件的客戶，賽靈思也將持續提供ISE 設計套件的支援。

mister_liu · 發表於 2012-6-13 11:42:27

Altera業界成熟可靠的Quartus II軟體編譯時間縮短了4倍；擴展支援28-nm FPGA
在十多年軟體創新基礎上，Quartus II軟體12.0版進一步提高系統設計人員的效能和性能優勢

2012年6月13日，台灣——Altera公司（Nasdaq：ALTR）今天發佈業界成熟可靠的最新版Quartus® II開發軟體，這是一套對於FPGA設計，性能和效能在業界首屈一指的軟體。Quartus II軟體12.0版進一步提高使用者的效能和性能優勢，例如，對於高性能28-nm設計，編譯時間縮短了4倍。其他更新包括擴展28-nm元件支援，包含Altera最初所支援的SoC FPGA，增強Qsys系統整合和DSP Builder工具，以及經過改進的矽智財（IP）核心等。

業界最快的FPGA編譯時間
Quartus II軟體12.0版保持業界最快的編譯時間，讓用戶能夠將設計團隊資源集中在設計創新上，同時提高設計人員的效能。採用這一個版本軟體，與公司以前版本軟體相比，Stratix V FPGA使用者在編譯時間上平均可縮短35%，而Cyclone V和Arria V FPGA使用者編譯時間平均縮短了25%。

mister_liu · 發表於 2012-6-13 11:42:54

擴展28-nm FPGA支援
Quartus II軟體12.0版擴展了對28-nm FPGA的支援，包括，具有硬式雙核心ARM Cortex-A9處理器的Altera SoC FPGA。用戶可以選擇並開始設計多種低成本、中階和高階28-nm FPGA，新支援的功能如下所示：

• 支援Stratix V GX與Stratix V GS量產元件的編程
o 5SGXA7、5SGXA4、5SGXA3與5SGXA5
o 5SGSD5與5SGSD4
• 支援Stratix V GT FPGA的編程
o 5SGTC5
• 支援最大容量的Arria V GT FPGA元件
o 具有最終接腳輸出的5AGTD7
• 支援Cyclone V FPGA元件
o 5CEA7與5CGTD7
o 5CEA9、5CGXC9與5CGTD9
• 支援Cyclone V SX SoC FPGA的編譯
o 5CSXFC6D6

mister_liu · 發表於 2012-6-13 11:43:26

Qsys系統整合工具增加了AXI-3介面支援

對於這一個版本軟體，Altera還在其Qsys系統整合工具中增加了對ARM AMBA AXI-3介面的支援，讓使用者能夠根據不同的標準介面，靈活的連接IP核心和IP子系統。Qsys是FPGA業界首款採用網路單晶片（NoC）技術的系統整合工具，為使用者提供了高性能互聯。這一個工具使用分層方法整合了IP功能和IP子系統，進而簡化系統開發。最新版具有多種使用方便的特性，提高系統設計人員的自動化工作程度，簡化設計重用。在www.altera.com/qsys上提供了Qsys更詳細的資訊。

Quartus II設計套裝的其他特性包括：

•DSP Builder 12.0版新的數位訊號處理（DSP）支援——透過系統主控台，與MATLAB的DDR記憶體進行通訊，並具有新的浮點功能，提高了設計效能，以及DSP效率。
•經過改進的視訊和影像處理（VIP）套裝以及視訊介面IP——透過具有邊緣自我調整演算法的Scaler II MegaCore功能，以及新的Avalon串流（Avalon-ST）視訊監視和追蹤系統IP核心，簡化了視訊處理應用的開發。
•增強收發器設計和驗證——更新了Arria V FPGA的收發器工具套件的支援，進一步提高Stratix V FPGA收發器資料速率（14.1 Gbps）。

mister_liu · 發表於 2012-6-13 11:43:43

Altera公司產品和企業市場副總裁Vince Hu評論表示：「從設計規劃到編譯實施，Altera透過Quartus II軟體進一步簡化了設計過程。採用我們的12.0版軟體，使用者可獲得更快的編譯時間，以及擴展元件支援的優勢，滿足當前的系統性能需求和效能要求，特別是28-nm設計工程。」

Quartus II軟體簡介

Altera的Quartus II軟體提供的設計套裝含有業界最好的工具和功能，提高了FPGA設計人員的效能。設計環境提供尖端的合成和佈局佈線演算法，以及高階DSP設計和系統整合工具，包括多種經過預先驗證的IP核心等，支援FPGA設計人員滿足嚴格的產品及時面市目標。開發套裝支援所有的FPGA設計過程，從設計輸入，到時序收斂，直至驗證。

價格和供貨資訊
現在可以下載Quartus II軟體12.0訂購版和免費的網路版。Altera的軟體訂購程式將軟體產品和維護費用合併在一個年度訂購費用中，簡化了獲取Altera設計軟體的過程。Quartus II軟體訂戶可以收到ModelSim-Altera入門版軟體，以及IP基本套裝的全部授權，它包括15個Altera最熱門的IP（DSP和記憶體）核心。一個節點鎖定的PC授權年度軟體訂購價格為2,995美元，可以透過Altera eStore來購買。

mister_liu · 發表於 2012-7-19 11:28:15

賽靈思首批Artix-7 FPGA正式出貨為可攜式與小型產品樹立全新效能標竿以最低的功耗與成本樹立全新FPGA效能標準

All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)今天宣佈旗下首批Artix™-7現場可編程邏輯閘陣列(FPGA)正式出貨。這款新元件將FPGA技術的觸角延伸至那些小型、低成本可編程元件、但效能以往卻只有Virtex® FPGA才能滿足的高效能應用領域。不論是可攜式醫療設備、掌上型無線電設備、小型基地台，或是眾多採用各種技術架構的先進專業級應用，客戶現在都能利用高階的All Programmable FPGA功能，持續開發新產品並擴充市場版圖。

對於以先進功能取勝的可攜式應用而言，Artix-7元件能為可攜式應用提供最佳的系統效能、節電功能、小巧體積和低成本等優勢。隨著首批Artix-7 A100T元件開始出貨後，意謂著所有賽靈思的7系列和Zynq™ 7000系列產品都已邁入晶片出貨階段，也是賽靈思推出28奈米世代元件以來另一個重大里程碑。

賽靈思公司FPGA平台行銷總監Dave Myron表示：「賽靈思針對各種先進的應用推出Artix-7系列產品。Artix-7元件進一步拓展源於Spartan®系列的低成本產品陣容，Spartan®系列產品在3D電視、車用資訊娛樂、工業控制和行動醫療裝置等應用範疇都已經扮演了關鍵的角色。」

mister_liu · 發表於 2012-7-19 11:28:25

賽靈思28奈米系列產品採用台積電高效能/低功耗(HPL)製程技術，Artix-7系列因而能以最低功耗的前提下，突破許多效能極限。這也意謂著客戶可以透過Artix-7元件，讓軍用軟體無線電系統等各種電池式的應用達到低總功耗的表現。相較於同類競爭解決方案，Artix-7元件可降低35%的功耗；而且客戶可將最新的加密IP與數據機功能整合到單一晶片中，進而能在降低物料清單成本的同時滿足尺寸的要求。此外，本系列中最大型的元件整合了豐富的DSP功能，可以提供1,306 GMAC的訊號處理效能，能處理各式各樣的寬頻波形，其支援波形的種類數量比其他競爭產品足足多3倍以上。

相較於前一世代的元件，Artix-7 系列的靜態功耗降低65%，動態功耗降低50%，並提供16個6.6 Gb/s收發器，協助可攜式超音波設備製造商的產品達到最高的影像解析度，以符合JESD204B高速序列介面標準的規範。同時，在實現128通道波束形成器的過程中，Artix-7可以延長電池使用壽命，滿足安全標準要求，並比使用其它FPGA元件節省40%的功耗。

對於全球各地支援4G技術的微波回傳設備製造商而言，Artix-7 元件讓研發業者能把各種數據機與封包處理功能整合到單一元件內，並達到最高的每瓦效能，並提供智慧型頻寬配置。通訊市場最終極的「神聖」目標乃將基地台的功能整合在單一晶片中，而Artix-7元件則可為設備製造商帶來前所未有的整合度與靈活的可編程能力，讓客戶可在市場成長速度遠超於標準化速度的環境中脫穎而出。

在賽靈思最新公佈的兩部展示影片中，Artix-7元件展現了6.6 Gb/s收發器的穩定效能、支援各種DSP應用的功能、以及此系列元件包含的各種超低功耗特性。展示影片、新版白皮書、以及其他資源均可瀏覽Artix-7 專屬網頁。

供貨時程
賽靈思即日起開始供應首批Artix-7 A100T FPGA，預計將於2013年第1季開始量產供貨。系統設計業者即日起可運用各款賽靈思設計工具著手進行Artix-7系列的設計案。

globe0968 · 發表於 2012-7-27 15:31:22

賽靈思新一代Vivado設計套件首度公開應用讓C語言與RTL系統轉換的建置速度加快四倍，並可提升15%效能

All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)今天宣佈首度開放其新一代設計環境Vivado Design Suite，並為保固期內的ISE® Design Suite客戶免費提供Vivado™ 設計套件2012.2版本。這次全面發佈分為兩階段：第一階段的目標在於加快C語言與RTL系統轉換的建置速度，而第二階段則是加速系統級的功能整合。Vivado設計套件2012.2版本不僅提供一個高度整合的設計環境(IDE)，更具備完整的新一代系統至晶片級(system-to-IC)設計工具，其中包括：高階合成、具備業界最佳SystemVerilog支援的RTL合成、創新的分析型佈局與繞線、以及以SDC為基礎的先進的時序引擎，可將建置速度提升四倍，並能協助研發業者大幅提高設計生產力。

Vivado 設計套件加速RTL的系統建置

有鑒於現今設計的規模與複雜度，研發人員面臨許多設計挑戰，常常無法達到自動完成設計的目標。Vivado 設計套件 2012.2版本的佈局與繞線技術採用各種分析技巧加快建置週期，為佈線壅塞、總線路長度與時序等多重與同步設計的方法進行最佳化。對於複雜的設計案，Vivado 設計套件 2012.2版本將能提升15%的效能。相較於ISE設計套件，Vivado 設計套件2012.2版本在速度方面領先1個速度等級，同時和競爭元件相比，Vivado 設計套件 2012.2版本在中階產品系列可帶來超過3個速度等級的高效能優勢，同時在高階產品系列提供了更好的的效能功耗比，更能夠為各系列的低成本產品帶來更佳的效能。

EVE公司執行長、總裁暨創辦人Luc Burgun表示：「能夠成為其中一個Vivado設計套件先期試用計劃成員，我們非常高興看到賽靈思將ASIC等級的工具帶到FPGA產業中。Vivado設計套件具備先進的佈局與繞線演算法，以及精密的設計分析環境，能大幅提升設計生產力，並為我們的產品上市時程帶來莫大的優勢。」

globe0968 · 發表於 2012-7-27 15:31:48

Vivado 設計套件加速C語言的系統建置

賽靈思延續在電子系統級(ESL)設計的領先優勢，針對所有All Programmable 7系列FPGA和Zynq™-7000 EPP SoC元件推出Vivado高階合成(HLS)方案。目前仍在保固期內的ISE Design Suite DSP Edition與System Edition的客戶可免費使用Vivado HLS。設計人員可將其C語言、C++或System C語言編寫的程式碼合成為RTL語言，為複雜的演算法快速了解各種建置架構。Vivado HLS亦藉由建構快速模擬模型來整合系統生成工具，讓客戶快速開發視訊、成像、雷達和基頻無線電等各種應用。Vivado HLS不僅加快演算法的建置，更可將驗證時間縮短1萬倍，並可支援RTL微架構分析，藉以改進系統效能。

中興(中國)通訊公司中央研究院數據中心總工程師劉衡祁表示：「在FPGA設計方面，我們一直使用C語言來開發系統層級模型，用來驗證關鍵的演算法與架構。然而，我們一直面臨一個問題：如何能快速並有效率地把C語言程式碼轉換成硬體描述語言的格式？而賽靈思Vivado 的高階合成方案正可協助我們解決這個問題。我們最近採用C語言來執行一項關鍵演算法，並使用Vivado 高階合成方案成功地把C程式碼轉換成Verilog。我們見證了賽靈思元件優異的功能與效能表現，合作成果也顯示Vivado高階合成方案在FPGA設計流程中非常實用。」

globe0968 · 發表於 2012-7-27 15:32:01

整合與賽靈思聯盟計畫 (Xilinx Alliance Program)

為進一步提升設計生產力，賽靈思持續與不斷增加的聯盟計畫的主要成員加強合作，確保各款IP核心均通過驗證，而各種設計工具都能及時推出以輔助ISE設計套件與Vivado設計套件工具。這樣的合作關係對於Vivado設計套件第二階段的發佈也相當重要，其中包含Vivado IP Integrator(一個互動式設計與驗證環境)和Vivado IP Packager，並提供所有限制資訊、測試程式和相關文件，協助賽靈思、第三方IP廠商和終端客戶將核心、模組和已完成的設計整合成一個封裝。

供應時程

針對尚在保固期內的 ISE Design Suite Logic Edition與Embedded Edition客戶，賽靈思將提供新版本的Vivado 設計套件，而ISE Design Suite DSP Edition與System Edition的客戶則會收到Vivado Design Suite System Edition，且不需支付額外費用。

賽靈思將於明年初Vivado 設計套件第二階段的發佈中，將加入新功能與方法，加速系統整合的時間。請至Xilinx.com下載ISE設計套件與Vivado設計套件的最新版本。同時，客戶亦可上網報名Vivado設計套件的訓練課程。

amatom · 發表於 2012-10-24 14:35:04

賽靈思推出最新Vivado設計套件讓設計生產力加乘加倍
全新多功能執行佈局與繞線技術及參考設計　縮短All Programmable 7系列FPGA建置時間

   All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX) 今天宣佈推出Vivado™設計套件2012.3版本，首次為採用多核心處理器工作站執行Vivado設計套件的客戶提供全新功能，加上全新的參考設計，可大幅提升設計生產力和加快建置速度。

   賽靈思公司設計方法資深行銷總監Tom Feist表示：「我們持續關注所有客戶在生產力方面相關的問題，而且會在賽靈思每次發佈新一代設計環境時針對設計生產力提供加強功能。賽靈思的All Programmable 3D IC中有多達2百萬的大量邏輯單元，而且Vivado設計套件有許多協助設計人員加快產品上市時程的方法，其中一項是為客戶縮短設計的時間。」

      Vivado設計套件在今年四月推出以來，已讓複雜設計的C語言與RTL系統轉換的建置速度加快4倍，同時可比ISE設計套件在速度方面領先1個速度等級，以及比同等級競爭元件快3個速度等級。而全新的多功能執行佈局與繞線技術，更讓這個賽靈思新一代設計環境的最新版本在多核心工作站上執行時，大幅提升生產力──Vivado設計套件在雙核心處理器工作站上執行時，其運作速度可提升1.3倍；而其在四核心處理器工作站上的執行速度更可以提升1.6倍。

amatom · 發表於 2012-10-24 14:35:15

All Programmable 7 系列FPGA目標參考設計

   隨著Vivado設計套件2012.3版本的發佈，賽靈思可擴充其支援Kintex™-7 和Virtex®-7系列 All Programmable FPGA的目標參考設計 (TRD)陣容，協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計，而且可讓設計人員針對客戶的客製化需求作修正。

·       Kintex-7 FPGA基礎目標參考設計透過高度整合的PCIe®設計展現了Kintex-7 FPGA 的功能，而高度整合的PCIe®設計則運用效能最佳化的DMA引擎和DDR3記憶體控制器提供10 Gb/s的端對端傳輸速度。

·       Kintex-7 FPGA連結目標參考設計提供高達20 Gb/s的單向傳輸速度，其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包DMA、DDR3緩衝記憶體、 10G乙太網路MAC，以及符合10GBASE-R標準的實體層介面。

·       Kintex-7 FPGA嵌入式目標參考設計提供了一個完備的處理器次系統，內含GbE、DDR3記憶體控制器、顯示控制器，以及其他標準處理器週邊功能等完整功能。

·       Kintex-7 FPGA DSP目標參考設計包含了具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。

全新Vivado設計套件供應時程

   賽靈思將針對尚在保固期內的ISE設計套件邏輯版本和嵌入式版本客戶提供Vivado設計套件，而ISE設計套件DSP版本和系統版本客戶則可獲得Vivado設計套件系統版本，其中包括Vivado高階合成工具，客戶皆不需要支付額外費用。

mister_liu · 發表於 2012-11-6 13:36:21

Altera宣布業界首款支持FPGA的OpenCL工具──進一步加速FPGA在異質系統中的應用
OpenCL軟體開發工具可讓開發人員獲得FPGA在效能與電源效率上的優勢

2012年11月6日，台灣──Altera公司（Nasdaq：ALTR）今天發表FPGA產業中首款OpenCLTM（開放運算語言）軟體開發套件（SDK），可以結合FPGA中大量的平行架構來搭配OpenCL平行編程模型。該開發套件允許系統開發人員與熟悉C語言的程式設計人員，能夠快速與輕易地使用高階程式語言來開發高效能、高能源效率的FPGA架構應用。Altera的OpenCL軟體開發套件讓FPGA能夠與主控處理器協同運作，以加速平行運算的速度，相較於另一種硬體架構，則僅需其一小部分的功率消耗。Altera將在SuperComputing 2012展覽會的430攤位展示在FPGA中使用OpenCL所帶來的效能與生產力效益。

Altera產品與企業行銷副總裁Vince Hu表示：「業界想要加速系統效能的方法，大多是從將單核心CPU提高頻率，然後演進到使用多核心CPU，再來則是使用平行處理器陣列。這種演進方式引領我們開發出當今現代的FPGA，內含有經過淬煉、大量的平行數位邏輯陣列架構，可以平行地執行運算任務。我們的OpenCL軟體開發套件讓客戶可以易於採用FPGA，並運用元件所能提供的效能與電源效率。」

Altera OpenCL軟體開發套件的設計流程
OpenCL是一種開放的、免權利金，可用於包括CPU、GPGPU與FPGA、硬體加速器等跨平台平行編程標準。Altera OpenCL軟體開發套件為硬體與軟體開發提供一種具一致性、高階的設計流程，可將典型的硬體設計語言（HDL）流程中的耗時工作加以自動化。OpenCL工具流程可自動地轉換OpenCL核心功能到客製化的FPGA硬體加速器中，增加介面矽智財（IP）、建立互聯邏輯與產生FPGA編程檔案。軟體開發套件包括在CPU中進行主程式執行時，可連結到OpenCL應用程式介面（API）呼叫的函式庫，透過自動化地掌控這些步驟，設計人員能夠更專注他們的開發精力在定義與疊代他們的演算法則，而不是花時間在設計硬體。

mister_liu · 發表於 2012-11-6 13:36:38

OpenCL程式碼的可移植性讓使用者可以依據應用需求的演進，來轉移他們的設計到不同的FPGA或是SoC FPGA之中。在搭配SoC FPGA時，CPU主控端可嵌入到FPGA之中，提供單晶片的解決方案，相較於使用兩個獨立的元件，將可在CPU主控端與FPGA之間，大幅地提供更大的頻寬與更低的延遲。

在異質平台中使用FPGA來萃取出最大的平行處理能力
Altera OpenCL軟體開發套件能夠讓程式設計人員借用在FPGA中所具有的大量平行的、經過淬煉的架構，以加速平行運算速度。不同於CPU與GPGPU，平行執行緒可以跨越核心的陣列來執行，FPGA可以讓核心功能可以使用管線平行處理的概念，以多重執行緒的方式轉換成特定的、深度管線化的硬體電路，這些管線每個都可以被多次複製，透過允許多重執行緒以平行方式來執行，以提供更多的平行處理能力。如此一來，採用FPGA架構的解決方案，相較於另一種硬體實行方式，可以提供每瓦超過五倍的效能。

Altera與數家電路板合作夥伴一起工作，可提供商用現成的電路板解決方案給客戶。目前，來自BittWare與Nallatech的電路板是專門設計來支援Altera OpenCL。其他額外的第三方電路板將會在未來軟體開發套件發行後提供支援。

Altera執行了多種評估測試，顯示出在FPGA開發中使用OpenCL框架，將可獲得生產力的節省與效能及電源效率的提升。依據早期的評測，以及與各種市場的客戶一同合作，軟體開發套件可協助客戶在視訊處理應用中減少數個月的開發時間，並在另一個客戶的財務應用中，相較於採用CPU，提升了九倍的效能。

供貨現況
Altera OpenCL軟體開發套件已經量產，客戶可以透過早期採用計畫來獲得。

ranica · 發表於 2012-11-20 11:01:53

Altera Quartus II軟體12.1版借助強大的高階設計流程，加速系統開發
增加Altera針對OpenCL的軟體開發套件(SDK)到Altera的高階設計流程中，可增強設計人員的生產力，提高系統性能

2012年11月20日，台灣——Altera公司 (Nasdaq：ALTR)今天宣佈，推出Quartus® II軟體12.1版——這是一套在CPLD、FPGA、SoC FPGA和HardCopy® ASIC設計方面，性能和效能在業界首屈一指的設計套件。這一套最新版軟體透過繼續簡化硬體開發工作，來強化Quartus II軟體的高階設計環境，因此使用者可以從Altera元件廣泛的先進功能中獲得效益，來最大化生產力。Quartus II 軟體12.1版增強了對高階設計流程的支援，含有針對OpenCL™的軟體開發套件(SDK)，並同時增強它的Qsys系統整合工具與DSP Builder模型架構設計環境。此外還包括了許多增強功能在最新發表的軟體中，像是局部重新配置設計流程、新的矽智財(IP)核心，以及對28 nm FPGA與SoC FPGA的延伸支援。這些增強功能進一步讓使用者能夠使用Altera®元件，快速地進行設計、實行與進入市場。

採用高階設計工具加速系統開發
Altera所提供的高階設計工具，包括系統層級C語言、IP架構以及模型架構的設計輸入系統。這些工具支援並簡化了當今高階可程式設計系統的開發，像是包括CPU核心、數位訊號處理(DSP)模組以及多個IP子系統。增加了針對OpenCL的軟體開發套件，熟悉C語言的系統開發人員和程式設計人員能夠使用開放式高階程式設計語言，迅速方便的開發高性能、高功率效益、採用FPGA架構的應用。針對OpenCL的軟體開發套件降低了硬體設計的複雜度，支援熟悉C語言的軟體程式設計人員針對FPGA進行開發。

增強了的Altera Qsys系統整合工具和DSP Builder工具，可進一步強化用戶的設計效能，提高系統性能。Qsys具有對業界標準的ARM® AXI3與AXI4通訊協定的延伸支援，並且DSP Builder還提供7種不同的浮點精度的延伸支援，包括，IEEE 754半精度、單精度和雙精度支援。為了更進一步簡化系統設計，最新發表的Quartus II軟體包括一個可實現高速晶片至晶片封包傳輸的100G Interlaken IP核心，以及支援視訊處理應用的新視訊蹤跡監控IP核心。

ranica · 發表於 2012-11-20 11:02:00

Altera的DSP和IP市場軟體總監Alex Grbic評論表示：「隨著矽晶片融合趨勢的發展，FPGA持續整合了越來越多的功能，Altera的開發工具透過提供像是OpenCL這類的更高階設計抽離方式，來大幅地增進設計人員的生產力。Altera持續在提供領先業界的開發工具與IP上擔任開路先鋒，提供我們的用戶以最快的方式將構思實現為系統。」

Quartus II軟體12.1版套裝包含首次發佈的Altera針對Stratix® V FPGA新的部分重新配置設計流程。透過重新配置功能，在FPGA設計其他部分還在運行時，能夠靈活的隨時改變元件的核心功能。設計人員可將不同的功能儲存在外部記憶體中，需要時再將其載入到FPGA中，讓客戶能夠在系統中使用更小的FPGA，節省了電路板面積，並降低了功率消耗。

Quartus II軟體12.1版也含有多種附加的增強功能，包括對新元件的支援。這一套版本軟體支援許多新的28 nm Stratix V、Arria® V和Cyclone® V FPGA，以及SoC FPGA，還包括對Arria V GZ FPGA的全面支援。

價格和供貨資訊
現在可以下載訂購版和免費網路版的Quartus II軟體12.1版。Altera的軟體訂購程式將軟體產品和維護費用合併在一個年度訂購費用中，簡化了獲取Altera設計軟體的過程。Quartus II軟體訂戶可以收到ModelSim®-Altera入門版軟體，以及IP基本套裝的全部授權，它包括15個Altera最流行的IP(DSP和記憶體)核心。一個節點鎖定的PC授權年度軟體訂購價格為2,995美元，可以透過Altera eStore購買。請聯繫您當地的Altera業務代表，目前透過早期試用計畫向客戶提供針對OpenCL的軟體開發套件。

ritaliu0604 · 發表於 2013-5-7 13:24:02

Altera開始廣泛提供支援OpenCL的SDK以及現成的電路板，為軟體程式設計人員打開了FPGA新世界
Altera的OpenCL SDK生態系統包括開發板，實現了高功率效益、高性能異質架構運算解決方案

2013年5月7日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，開始廣泛提供支援OpenCL的SDK（軟體開發套件），支援第三方協力廠商量產電路板。

提供支援OpenCL的SDK，讓軟體程式設計人員可以使用高性能可程式設計邏輯元件。今天同時發佈的新聞還有，Altera宣佈優選電路板合作夥伴計畫，支援第三方電路板供應商與Altera密切合作，讓這些供應商可以設計實現採用Altera可程式設計元件的最佳量產電路板。透過優選電路板合作夥伴所提供的第三方電路板，以及支援OpenCL的SDK，軟體程式設計人員可以很容易地使用高階程式語言來實現高性能FPGA設計。

Altera支援OpenCL的SDK可讓軟體程式設計人員編寫他們的OpenCL程式碼，發揮FPGA強大的平行架構的優勢。與其他硬體架構相比，軟體程式設計人員可以極低的功率消耗，在FPGA中實現很高的性能。

IBM電力系統副總裁Robert L. Swann評論表示：「由於FPGA支援平行處理，因此，對於需要即時性能的特殊伺服器工作負載，這種平行處理非常關鍵。我們非常高興的是，我們的客戶現在可以使用Altera支援OpenCL的SDK，在電力系統中充分發揮這一種技術的優勢。採用這一種標準架構的方法，我們的客戶可以利用廣泛存在的商用生態支援系統以及研究成果，加速實現新出現、需要大量運算的工作負載。」

支援OpenCL的SDK被設計用於提高需要大量平行運算應用的系統性能，包括，金融、軍事、廣播、醫療以及各類其他市場。Altera的OpenCL解決方案由可靠的生態系統提供支援，包括電路板合作夥伴、設計合作夥伴、軟體工具和大學合作等。Altera及其合作夥伴為開發人員在FPGA中實現其OpenCL設計提供必要的工具、硬體、函式庫、參考設計和設計資源，協助他們縮短了產品上市時間。

		自動登錄	找回密碼
密碼			申請會員

功能強大的FPGA設計工具？Altera Quartus II vs. XILINX ISE 應用經驗交流！

本帖子中包含更多資源

本帖子中包含更多資源

本帖子中包含更多資源

本帖子中包含更多資源