設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › netlist 的問題
返回列表 發新帖
查看: 6171|回復: 2
打印 上一主題 下一主題

[問題求助] netlist 的問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-8-12 16:25:51 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位大大:" P- W3 K/ b. `/ l- g
小弟想請教一下....2 G# |+ z8 K4 f8 r  \1 O
RTL程式跑完simulation後...如果想做出netlist做測試7 q$ t" _7 ?3 \, K  Y
該動作如何(做netlist)?  我沒有做過 有哪位大大可以指教一下嗎?
  N9 N+ P7 N( K8 ^5 R$ l$ v8 V6 H' \2 n# J. `4 N
謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

pai001
2#
發表於 2008-8-12 19:07:00 | 只看該作者
RTL simulation完成後!) ~5 l, E/ H" {1 d
synthesis RTL Code --> 產生 Gate Level netlist ---> For Gate Level Simulation
  z6 @: c7 b: o  Q- nSynthesis tool --> DC `Ambit`很多都可以...
" V  E' F: `7 I- ]- _0 i1 P是問這個嗎?
回復 支持 反對

使用道具 舉報

3#
 樓主| 發表於 2008-8-13 08:52:10 | 只看該作者

回復 2# 的帖子

pai001大大
5 a. g# }8 H) s, U. J感謝你的回覆.......你說的應該是吧  其實小弟我也不是很了解- ~' p% H) W$ Q" U% e9 O5 L
不過還是參考你提供的方向去找資料好了...  感謝
# Q$ a- h$ u& V9 V( g非常感謝
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 09:41 AM , Processed in 0.103513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表