如果是Protel或OrCAD畫的可以去symble的底層補上那個library的Verlog/VHDL code再轉就可以直接轉7 O) m ~9 E& c! C2 G
. y, O, u2 Z. y1 L3 Z* Z
如果是在ISE/Quartus畫的, 好像也不需轉吧/ A& Y; a3 y% F, b) Y& W9 R
* D5 N5 S9 \& Y1 G! q
如果是我的話, 就直接重寫, 有線路圖要寫code應該不難才對. 當然如果你的線路圖是那種有很多ASIC/ASSP IC的另當別論