|
|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
+ N! U \( l' M: X# \8 \9 u+ E
* G7 v0 E, J5 V, s+ N) r9 O不過既問在這個版面, 應該是問FPGA flow的居多吧!: J$ u0 |) n: Q1 j
/ ]2 I% Z$ P" B! g3 ^. x轉的方法:: H8 j e6 i$ C/ j5 n% K1 K
Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file8 i( u+ d# S, X* `' e+ \
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西
z4 f1 O5 m+ F0 {" R* `! ^$ i' w: m* |
[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|
IP卡
狗仔卡
發表於 2008-8-4 07:52:02
顯身卡