那裡可以接 FPGA, IC , IP 的case?

jcase

專案詳細說明

& `- E; K7 o! F: {2 Y1.工作內容：我們要發包用FPGA邏輯程式的撰寫，自動控制相關應用
& @3 T6 u' e. B+ X" Z- W9 d' F) H2.配合時間：要視專案進行情況而定
3.配合地點：發包後可在家作業
4.專案預算：詳談議價
5.注意事項：意者請先來信附上簡歷以及作品，若符合需求，我們會主動與您連絡

所需專長：

資料庫程式設計、視窗程式設計、套裝軟體程式設計、驅動程式、資訊系統建置、資訊系統整合、無線通信程式設計、軟體測試、機械設備設計、無線通信電路設計、IC設計、電子電路設計、被動元件設計、自動化控制

jcase

專案詳細說明
3 w* i- W2 k0 I) B0 c$ t
  w" B* X1 E2 Q: R7 s5 Z  S9 p1.工作內容：我們需發包ACTEL A54SX32 PQ208，ACTEL APA600-BGG456，LATTICE ISPLSI2128VE-100LT，模擬動作
) c  [& z7 t7 ?; z# X, V" n2.配合時間：要視專案情況而定，發包後四個月內完成
# Z1 P  S0 D- y" j3.配合地點：發包後可在家作業，北部接案者尤佳，他區也歡迎
4.專案預算：50,000元以內
0 |! g8 L& }' ?8 V* t2 S5.注意事項：意者請先來信附上相關作品及簡歷

jcase

專案詳細說明

1.工作內容：我們需發包做出在DE2-70上可以用的觸控電子琴,需播放歌曲,錄音,如果觸控功能有播放和錄音那更好.用quartus ii 和nios的書
2.配合時間：要視專案情況而定
! P( S; P' T& e8 a8 @3.配合地點：發包後可在家作業，新莊桃園地區接案者尤佳，他區也歡迎
4.專案預算：20,000元以內
$ o! M3 K% N- @5.注意事項：意者請先來信附上相關作品及簡歷

jcase

對接收的X光信號處理技術進行研究，採用FPGA和DSP技術研製II型X光採集接收板，開發乙太網介面。

# O1 W, A" U/ S% F4 u3 A1 E0 G合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

專案詳細說明
6 H: Y! ?% }9 [
1.工作內容：我們需發包編寫過ATMEL(89C5131A-UM為主)，需有相關程式編寫經驗
1 S! }: o; T0 ?, x6 T1 C( ?  k" Z% E2.配合時間：要視專案情況而定
3.配合地點：發包後可在家作業
4.專案預算：詳談議價
5 P7 x: g" f7 O3 g6 d8 D5.注意事項：意者請先來信附上相關作品及簡歷

jcase

專案詳細說明
/ M7 G' {* @. ~
1 s3 k1 x' _+ ?& O  I1 w& z! |1.案件內容：使用STC12C5410編寫程序推動YM12232C液晶屏，並置入編碼程序，透過IO按鍵輸入，進行編碼程序運算進行解碼，並將解碼結果顯示於液晶屏上。
$ Z1 {" _" a7 t5 i) @5 S2.配合時間：皆可
3.配合地點：北台灣
4.注意事項：會提供相關硬體

jcase

專案詳細說明

1.工作內容：我們需發包數位信號處理教學，教學者須準備教材，理論部分須熟悉（數學部分），主要需要的是音訊部分,範例須為c# or f# or Erlang or Mathematica，不要Matlab,想至少了解如何實作分離一個wav檔中不同頻率or特定波型的sequence
2.配合時間：要視專案情況而定，2012,一月底之前
( L8 o' x# l, B! ]2 D. s$ X) o3.配合地點：發包後需駐點教學，台北地區接案者尤佳，他區也歡迎
4.專案預算：10000（12hr）（2hr/per times）
  p7 M7 d) N& K% p0 R. l7 o2 u5.注意事項：電機資工資科物理數學相關研究所以上或有實作經驗者

jcase

【專案詳細】       

' y% L" ?  j  P/ j% P; o- y/ u1.案件說明：
4 y2 f. A8 v$ O4 b" s: _FPGA 邏輯線路設計(接案者熟悉的為原則，或使用XILINX XC3S200AN最佳)
: r) y! b' k5 WPCI > FGPA > 周邊元件控制線路
7 g  j$ l: O4 j' k8 J2 F2 ~PCI規格：REV. 2.3 33MHz
FPGA設計：本專案需要設計的內容，PCI介面的 IP CODE需自行處裡
) ?- F. ]7 d. [1 \2 w7 U周邊元件控制線路：會提供與XILINX XC3S200AN搭配的相關硬體線路      
9 n. a2 F% }' j7 a0 h
2.配合時間：30天

3.配合地點：北台灣

4.注意事項：驗證方式為，與本公司的軟體工程師配合編寫API，驗證相關周邊硬體功能

jcase

專案採用的是Xilinx公司的Spartan系列的FPGA和Ti和2801xDSP，計畫在FPGA上掛液晶和鍵盤等，目前急需解決的是兩者之間做到命令、資料的傳輸。


合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

專案採用的是Xilinx公司的Spartan系列的FPGA和Ti和2801xDSP，計畫在FPGA上掛液晶和鍵盤等，目前急需解決的是兩者之間可以做到中斷處理。

. r( u8 f) D2 o
合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

如何從多方面提高DSP AD採樣的精度。本系統對剩餘電流的採樣精度要求比較高，採樣的範圍是20mA-1000mA，目前在硬體上我們通過剩餘電流互感器得到最初的電流信號，再經過採樣電阻轉達換為電壓信號，然後用精密整流電路進行全波整流得到0-2V的電壓信號送入DSP的AD埠。希望能夠在硬體和軟體上給與改進方法，提高採樣的精度。

; h# Z4 g* x% g9 M4 C
# q8 N5 g* f2 X) G5 ^) |9 Y1 y5 U& |合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

【專案詳細】       
$ A; F+ P5 i( H* g4 x! r6 @
1.案件說明：設計FPGA/CPLD電路，取代已停產之IC.
7 r3 l+ ^4 y7 \, K2.工作時間：30天，不含例假日。
3.工作地點：可在家自行作業，會提供接案者測試架及相關所需料件。
4.注意事項：確定接案者，第一次討論此Case請務必到我司面談內容及設計細節，接案者評估確定可接案後，會把專案資料、測試架及相關料件提供給對方。