設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › ESD/EMI/EMC討論區 › 關於ESD input and output pin 保護電路設計
返回列表 發新帖
查看: 48572|回復: 27
打印 上一主題 下一主題

[問題求助] 關於ESD input and output pin 保護電路設計

  [複製鏈接]
werx
1#
發表於 2009-7-26 22:13:03 | 顯示全部樓層

小弟才疏

類比電路的話6 ?# D0 p5 y$ g/ ?9 i+ [1 Q
INPUT通常大家都用N-diode and P-diode+ A' J0 d# X. `4 N% C, |
如果gate前有個限流電阻就更棒了1 C6 J# z! G$ j( O  j1 i" N# z
原因是diode寄生電容小又好作又簡單$ v/ g. U' [# \5 h- l7 s' Y3 ^
OUTPUT端的話通常是用output buffer的n p mos摟0 [4 N3 C- \5 `, h
不過最好在加個power clamp
/ T4 Z6 I& w; K& V3 rpower clamp通常都用RC gate trigger NMOS
/ C7 i5 q# L8 K  ]1 \有power clamp的話IO to IO test比較容易過  
5 Y6 H0 r& F( {& g" G# ~' P不過我講的都是最簡單的電路
! c9 q% [: G+ q$ L1 xHV, mixed-voltage, RF CKT.就不太能這樣搞了7 o' X% U" S/ O: ?- a0 B
4 p- o8 A0 E$ G9 x
小弟才疏
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 03:24 PM , Processed in 1.479688 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表