run lvs時的嚴重大問題~狂急~

averyer

各位前輩~
6 q' `" q. v( ^# l: s+ K
1 o0 q7 l7 D, y- e- |0 m我的layout到後面再跑lvs時竟突然發現~

' X7 k5 Q# V5 D; V9 bnetlist的mos size改變後,但layout上不變,lvs竟然也會過~
! K5 b% _) X" j$ r  D: {
這是什問題阿~我有畫一個簡單的inv也一樣相同結果~

是command file要改嗎?還是calibre需要設定什麼?

我完了~
, ?9 n9 r' D; G- y% Q) N0 E
7 O% S6 {0 z2 P' n. Y- a. C7 x請各位前輩幫忙一下~拜託了~
0 D6 V5 k, A0 N" C) ^; \9 n
! L8 |+ y( ^: v

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~

$ v7 S7 [: E: N4 F( W6 `我看command file裡~沒看到有描述check尺寸的部分~

能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
' O8 O6 n: e/ o( j, q& e
非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
2 e) k$ J# e& p1 ?) p1 _TRACE PROPERTY MN(N) L L 0
% b% A. v- j% M6 a! O; Q8 DTRACE PROPERTY MN(N) W W 0
$ \+ {5 U9 O5 Z  A2 F% ?. w1 k再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
: D: ?. ^0 R" `TRACE PROPERTY MN(N) W W 1 ------將1改成0
TRACE PROPERTY MP(P) L L 1 --------將1改成0
TRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~

還是一樣~
0 |6 p6 c; d6 J( W. \2 R
( {  [: y0 B) O4 E! c' F我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
! r+ l, R  U# d, D1 _( o" @- x0 `
SOURCE PRIMARY   "chip"
5 D( F& L& Y: q6 B- P: U# FSOURCE PATH      "./test_chip.net"
2 j2 Z0 h& ^; i: T7 Q; \9 pSOURCE SYSTEM    SPICE

0 q. Z3 {6 u. d( S! w& RLAYOUT PATH      "../chip.db"
& J3 `& U5 U: T3 b( j# XLAYOUT PRIMARY   "chip"
( {; z8 i' M3 V' ~! k7 nLAYOUT SYSTEM    GDSII

( o6 G; E6 K" T' |1 {7 v2 Z  fLVS REPORT   "lvs.rep"
2 |2 z# z' ~, k! N4 S7 G) r! vLVS ABORT ON SOFTCHK YES
$ i2 J* H3 K4 Y7 w( a- RLVS REPORT OPTION S
/ h: \3 T4 L9 [$ A  Q- J! W' R
//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
+ S/ C( L) |/ o6 y& ZLVS WRITE LAYOUT NETLIST netlist.spi

; T/ |+ F0 p- d9 U$ m4 r2 PPEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
+ J: O% s8 J5 e' y/ ]2 L8 ZPEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

PEX INCLUDE DISTRIBUTED L1 N_C R1
PEX REPORT DISTRIBUTED NONE
PEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE
9 [4 q2 u3 B: G% `2 L  H1 ?
MASK SVDB DIRECTORY svdb query   

) y8 A) e2 v, q; K EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
SOURCE CASE YES
7 v5 p$ Z7 _0 f1 |* \) \ LAYOUT CASE YES
  F1 H# \1 P3 ~; i  g4 E LVS COMPARE CASE YES
- x/ b' {+ T$ {1 P0 m9 S0 j* s LVS GLOBALS ARE PORTS YES
LVS SPICE PREFER PINS YES
LVS PROPERTY RESOLUTION  MAXIMUM ALL
+ `5 L* h6 W0 o& W. C2 r+ E
6 p2 C% c' V8 r6 Q" x  ZERC KEEP EMPTY       NO
2 g1 i3 w- n1 ?4 e% m- VERC MAXIMUM RESULTS  1000
ERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI

) m, O. }" \" ?" sLVS POWER  NAME "VDD" "VCC" "EXVDD"
LVS GROUND NAME "VSS"  "GND"
3 [2 i( [: G. a, i) k! mVIRTUAL CONNECT COLON YES
6 q7 E6 w) c  e" n/ P4 Z# w8 Q  t/ W
* L, o; p* F' i
LVS ALL CAPACITOR PINS SWAPPABLE   YES
2 T" n( m! U+ h7 [$ x# g; rLVS IGNORE PORTS                   YES
LVS CHECK PORT NAMES                   YES
5 P5 q) o. A8 U' f& yLVS ISOLATE SHORTS                 YES

LVS REDUCE SERIES MOS              YES
; `/ g% S1 Z# tLVS REDUCE PARALLEL MOS            YES
LVS REDUCE SEMI SERIES MOS         NO
LVS REDUCE SPLIT GATES             YES
LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
LVS REDUCE SERIES CAPACITORS       YES
LVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
1 m% S3 Y# E, P3 H7 iLVS REDUCE PARALLEL DIODES         YES
' V' e3 L" f6 C, [( _, K9 d
LVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               

9 Q7 e2 e3 g, r//LVS FILTER D(DN) OPEN            
//LVS FILTER D(DP) OPEN

LVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
/ B' e" C5 s4 K7 Q1 DLVS FILTER UNUSED DIODES           YES
: {! x7 P7 h: h! k- {9 qLVS FILTER UNUSED RESISTORS        YES
& e: a! @8 |+ e! ELVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG
9 H8 ~' A$ Z) Q1 G$ l/ V; A
LVS EXPAND UNBALANCED CELLS        YES
- L% p* A+ j0 X9 U
8 n# G9 P+ Y6 P* Y1 R7 IPRECISION                          1000
RESOLUTION                         1

UNIT LENGTH                        U
" a+ Q, I- s( FUNIT CAPACITANCE                   F //FF
/ d1 A+ R8 [7 P" pUNIT RESISTANCE                    OHM
3 B  J6 |% q2 Z* h) k; W3 j! @
FLAG NONSIMPLE                     YES
FLAG ACUTE                         YES
FLAG OFFGRID                       YES
FLAG SKEW                          YES

DEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
( m7 G/ y9 L9 DTRACE PROPERTY MN(N) W W 0
8 s5 G, l* _3 }) ?. {- xTRACE PROPERTY MN(N) L L 0
) b# O- s+ ], c
DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
TRACE PROPERTY MP(P) L L 0

/ z, s# z3 q7 I5 k請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
也就是說，你依然是用舊的gds 比對舊的 netlist?
) M% J0 Q9 Z) n/ P這是我的懷疑啦~~
再仔細檢查一遍你的netlist path & file name。
因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
. a6 ]6 O: m) H4 J9 d& DLVS FILTER UNUSED OPTION 不能隨便亂開option,
, T' ?0 U* K: t8 h1 m這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
結果是netlist 沒update
刪除舊的netlist 重新產生新的netlist file
8 [( h6 [5 v* q, c8 M" p並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
5 y8 q2 T" J0 b) U8 L1 [合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
( s5 Q6 P9 r+ Z, b, w1.資料沒updata
2.你ㄉcommand file  是沒比對size ㄉ
/ X& y9 b. m% m( o3.改變後ㄉ差異在容許範圍內
例如 W  W  3
    L  L  3
6 b0 s* I, g. p+ a
表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
# s# \$ W" c; n/ R5 yEXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
有可能 你ㄉ改變 在這幾ㄍCELL 中
這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ