[繁中版] SoC的發展使測試與測量設備進入晶片

DennyT

原文為EDN簡中，對岸的技術用語，換成繁中及台灣常用語。
: R7 Z1 B  V( }2 K. O
2008-05-14 Ron Wilson，EDN執行主編
9 A& u' }. @: C% W# |複雜IC不僅吸引了更多系統，而且還吞食了設計者用於建立、驗證與校正晶片的測試設備。
! t! y) N$ c; u( r3 O  C
　　這只是尺度問題。隨著系統級 IC 越來越大越複雜，它們也逐漸無法觀測與驅動。通過焊墊甚至探針都無法達到內部的節點。信號電壓很小，雜訊閥值微小，驅動強度可以忽略不計。當關鍵電路達到GHz頻率時，已不可能在物理上獲得IC內部信號的精確表述，即使可以用探針點到電路。
7 x! f9 {! g9 G& b
　　但是需求仍然存在。晶片設計者在建立IC時必須能夠觀測和驅動 SoC（系統單晶片）中的各個獨立IP。製造測試工程師必須能夠在價格合理的測試設備上建立快速的測試程式。晶片設計者也必須建立自動校正程式，以補償晶片使用時關鍵電路的製程、電壓、溫度、阻抗和雜訊變化。唯一可行的選擇是將測試與測量儀器（包括通常建立實驗室所需要的邏輯分析儀、匯流排分析儀、通信測試儀與示波器等）搬到晶片裡面。
: j) W( G: j/ Q( ^& Z3 ]  d, U
! h8 |3 R' i9 k) d* E; `6 k- O　　現在這種選擇已成為現實，其起源也許要算CPU核心中內建的除錯功能，並擴張到匯流排診斷block和內建self diagnostic block，今天的on chip儀器正在擴展到高速收發器和RF電路。今後可能會看到，用於characterization與校正的on chip類比儀器將例行公事地成為類比設計的一部分（見附文“MEMS 加速度計也需要測試儀器”）。 [後文詳見附件]
+ W5 C6 ]  @) s1 h! G
. L0 W6 F3 m; x3 n+ X2 Y8 f1 v[ 本帖最後由 DennyT 於 2008-5-18 11:11 AM 編輯 ]