請教有關調folding_cascode 放大器的訣竅

st80069

: z2 l1 i1 X5 o上面是在下正在做的差動放大器，正遇到瓶頸中...冏
! Z# a) V7 L* s2 Q在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
2 U& B0 ^7 u+ M: o7 Y等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
- I( U2 ~0 e' ^  v9 c- z2 y& w
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
* C! w1 Y( c$ E( N+ n% @3 M  ^' u但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，

9 M8 I! F* [6 F6 z( D& ^所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??

* G. N9 z3 Q  a. r& y' h2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
0 x. \( s2 x6 z4 q$ G
2 u- E5 [$ e1 F8 A$ N  ^3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

st80069

PO上小弟的hspice好了
8 M$ \; W' r2 n' O' h* G***********folding*************
: K2 `/ E$ M  U8 A/ |/ A5 v.prot
.lib 'xxxxx.lib' TT
.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
*****************
# @2 s2 _9 m4 N9 SVDD vdd gnd! 1.2V

9 Z" a1 e: I6 V! c3 pVB1 vb1 gnd! 0.74v
( T: \  g  E/ t) k8 k1 vVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v

VCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
8 A  U; e- a; Q/ w0 o3 a*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************

6 Z0 u& e+ u, g7 H" H$ m" i+ |M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
4 y0 ]* Z7 }9 u5 O1 h: l7 c9 cM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
************output**************
.op
.option post
, ?. m; I& F* C, {# }) J% B) l.tf v(nout) vd
' z8 u6 S9 f4 j. a* `9 J: ].end
, v) n" ^9 t  h5 n
      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
/ [4 t# C2 V6 F# q! m      output resistance at v(nout)             =    1.0725x
; z& r2 f- s$ {! ]! d0 I增益只有115.... 要怎麼才能升到1k以上勒??

7 ~! d5 S+ i9 N[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

st80069

原來如此...原來是到極限了...
8 ]# ~' H! [# Q* F/ N; k+ B因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
8 I4 I% ~9 C8 q小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手


! n6 O0 a  A; R多虧有vince大大的肯定，小弟才敢放手去做
* O( {( ]3 `1 ]; I- {, Y
不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
5 ]$ v2 k5 ]  ^& DM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
# g/ q8 ]) ?8 ]  M5 B7 hload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....
* w  g- G  x. }$ X( y# H
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

st80069

咦?
5 ^1 W! E- i, d) [) D# k0 F話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
3 E4 B/ y& ]3 I9 A! O# Z抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

* U% |% s) ]; a  D/ b5 T/ T& u[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
% X) Y* V+ G" e' e! w很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
  f( |# w2 u" S; U! s- U
5 g9 t2 O( w  b. V恩.....原來如此...
9 s8 X  n* b  p1 Z+ t  B  e今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
$ h. t0 Q& t6 Q8 p  B: R真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
6 {$ D. k' H5 \6 |/ y& i大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
0 M* e& s0 a, n8 V如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
8 @% A4 ?0 `6 Y+ a而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

. m# z  G+ G9 X& O, C嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....

st80069

好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...
: a2 L8 @3 k: F7 k努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。

穩壓器的設計得到CVDDH的穩壓值....
而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，
& P% L$ n$ B9 @則需要A*gmp >>1，所以私心認為A需要60dB，

! R' f9 q) O, s6 J0 y# }' B. A是我想錯了嗎??
3 R/ g) f' |$ T% B/ y謝謝各位大大不吝指教.....
1 g; e+ G( M3 M& u$ x9 t(已經調到好想哭的地步了....唉唉唉)
(如果真的需要60dB，那我明天趕快改成兩個head好了)

st80069

被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)
) t& ~7 G7 v# N; ?之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)
! E! p9 r2 J( u) h4 k( d0 [
  U0 R. M# V: Q9 a5 kVref是0.6v。
如板大命中，P-TYPE是最佳的設計。
! [, G$ U$ ]: h
還有，謝謝版大的PM，
  l. \, s7 n( }- V# k7 Q9 f版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，
: l7 g* }/ U/ J* z7 o* }對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，
, e( d% g5 i: n明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~

******************為何會調不出的心得：******************************
公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )
因為電流鏡那端只有一級，
: m- J+ {& I2 ^7 _- v0 _也就是往上看的ROUT只有一個ro5，
8 |( X  L$ o$ A為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，
) K, X# j) T& J# ]3 Z& `而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，
2 n6 L6 f7 E  r2 ]: o
& r/ i7 A* o2 W3 o8 y往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，
gm7*ro7照公式看來會隨著電流下降而上升，
但，上升不大...試著放大寬長，沒有明顯的變化。
7 |4 ~# O) i) ?# b5 Z6 v
且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，
導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...
(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....)
6 f9 B0 f, l, R$ f: z7 m既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...
0 C& J; X- Z% j& p# H9 B當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，
4 g- ^$ Y! }8 k! R" d增益當然就愈來愈小。
) T: L( c; }4 j5 ~& s- G*******************************************************************************
1 ^8 L: d' B, {' Y
[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]

st80069

謝謝，很感謝monkeybad大補充，目前已經開始動手做這樣的設計了。
/ p' d# |7 G# A9 M9 i$ i2 l; j咦?shaq大的問題是??
) s' e9 s% s& S如果樓主指的是我的話...小弟好像沒提到PSRR的問題XD...雖然之後還是得考慮...

+ f6 e) ]# r: @5 o# u4 ^怎麼每個大大建議後面都會補個「容易」兩字...這....這......真是太神了.....

st80069

psrr
/ i0 K! `7 u3 C$ Q2 w
) U4 ^+ `# s& w: \. p2 S' F% d2 jicmr
) {3 b* `; t& k# K4 H
1 c% e8 P& {2 g' x1 R
増益是1.135k  約60db

) S3 o, M* t; K7 g: f1 ^' X不過，PSRR好小，
且ICMR也不大，
( E7 \9 G* A* Z8 U: X這樣夠run LDO
" p/ Q5 Y  t/ p" D# s或者運算放大器嗎??
. g* n/ I! b+ e3 a
- g% B$ {7 g; M$ W  T* e請問，又該如何才能使那兩個往上升哩??
感激大大們不吝指教，謝謝！真的非常謝謝~~
; l% C) H' |- E9 F& Z/ P
[ 本帖最後由 st80069 於 2008-6-7 12:29 PM 編輯 ]

st80069

我的OP phase一直調不高
請問是因為我沒家輸出電容的關係嗎
7 \9 u: k, l6 c/ @: ^7 E0 n/ ~& g我加上輸出電容，發現phase變高
請問有什方法可 ...
st31400 發表於 2009-9-28 02:04 AM

/ f- u; m$ X+ H! x( j4 \
& O- x( @! G6 c1 U. p% ?+ V/ F: A
- m4 y0 q8 R* x6 ^& K; X4 h1 ]    通常是需要最後掛上輸出電容才模擬的phase，因此主極點由最後電容決定。
. H. Y( G7 u- U3 u" G) K  如果不掛上的話，就尋找電路中可能出現主極點的位置，就已這篇的fold為例，位置在電流鏡的節點上。然後根據計算主題的公式，調整gm或者電流去改變。