請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
" C& C& F( x& ^( A; a" z/ }在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
9 z6 _5 G3 ]" k- T6 j& m所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
4 \% l6 D8 v0 m3 y9 ?0 R
: h. u. o6 ]1 L/ K+ C  ^- d增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
& e  w. l" P6 w* m! u- k4 e看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
% X7 _' J; |5 Y& e7 w6 w" S, W
所以有幾個問題跟訣竅想請教各位大大，
- k4 ]0 i4 _! @% a0 Y1.VCM的值真的需要固定在VDD的一半嗎??
' D5 W$ y# U* P6 R( \/ J4 [
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
! u5 S" J. C4 Z8 A
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
9 g& E  y3 Q8 g
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
6 m; d1 J' S0 m- r$ b  T- a, a

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
. W, |6 R/ m0 E2 ]8 u***********folding*************
.prot
  o) ?& S1 @: c& s# `$ m; p2 D.lib 'xxxxx.lib' TT
6 e5 k: T. o5 U# t" l; G9 E.unprot
% a$ j/ v) u' ^! ].globle VDD
) [8 Y/ E' o. |2 \" Q2 L.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
& w# k% p* `* x4 Z8 x: q*****************
VDD vdd gnd! 1.2V

* A' S& P# Z) f5 M4 W% S3 ~VB1 vb1 gnd! 0.74v
- y" ^: \4 N5 r' Z0 l8 iVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v

" n9 m/ r" ^8 U" q0 d2 r) rVCM vcm gnd! dc 0.6v
* E/ ?4 u2 X. C, C) QVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************
6 C& ]- E7 b; ?1 t' n! R; t$ D
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
, |$ E- n  `8 f5 J, z) OM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
6 I, ]* l' S- K* xM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
- S& H+ f* q' HM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
, ^* O, |; c4 hM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
% t% ~9 k) x# ]' ~5 `7 H( K% V
***********analysis*************
, E3 v- m# C/ _& x) S0 U************output**************
3 G8 V- w# V+ @& \: H4 m2 U( _.op
) j( y0 C6 s9 l4 @0 f.option post
' s& _6 n! G( ~* ^- Y# w8 C.tf v(nout) vd
.end

      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??
9 z2 V/ i7 \8 Z
- A$ n, M  P' I/ a[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
. L$ R+ @+ W+ A因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
; V" K/ K: ^/ @1 B" X6 y# e結果反而調不出我要的值，
! R7 X* v+ Z/ ?  J小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

' Y) h$ x% X! |/ s$ o) B) e6 P, u4 n
多虧有vince大大的肯定，小弟才敢放手去做
- x( M0 I9 x+ |% h
6 @) Y  K/ z( A# S( m不過，現在卻又遇到個難題，
2 Z9 k: v" Z5 D! v2 c電壓值該怎麼調，或者W/L該怎麼分配，
) Z! j0 c8 ]7 M7 k才能讓Mdrive的部份便成SATURATION??
6 F1 x+ f  o  E+ ]( f: P. z, x調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
2 Q" Y3 ~. U! X$ C你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
需要多少電流?
regulator 的load regulation spec是多少?
1 z1 [4 B* U0 q1 E第一級OP bias電流多少?
+ J( v/ q+ k1 z這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
4 B( R  j; Z& B) i0 Q  o謝謝hiyato大大提供的PAPER......
4 }- B- G; d( L( r5 ?2 V" _8 G( z% [回vince大大，
% }7 t! V1 p; l( Tload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
) x- @$ I$ u8 L) t! o剩下的...恩，也不太清楚，似乎是自己設計....
2 r% s) G/ f# ~; K1 X0 F所以...就想說先以增益為目標....
- L4 l. R; Q, M0 o
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
8 X0 |; f) ?) q3 Y& t感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
; S- h7 `/ B3 w4 s5 U不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
' c7 u  n- Z* N& {; b. [. [   原因是kbgriver所說的  
" t& S( K" D9 J8 S' }/ r" G2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
+ r1 d& S, A# z# Z7 y( z   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
  E. R' U9 O1 {' W( e. i7 Z/ v/ w   做了也是白做
, z) L3 |# [, B& n9 ?/ y, j3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
% q$ r8 v" h+ p0 s! P* R$ S" K   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
2 F' K% f0 }5 }& E) }; e7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
; M& ]+ A) \  p* w不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
9 e- s9 r9 U$ r( y恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
" A3 E0 q7 E. m( h(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
$ U$ O* b( p! y! ?& v' b
! c/ v' H. X# R, k  o恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
; V/ x! M5 f# `0 e/ V; ]0 @小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

& j4 a, ]9 b' ^[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
  Q  s; a5 |3 X$ T* z+ A, X5 G話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
4 p" V+ b9 c% W(昏頭)
抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...
1 J. E$ o( P  ]8 R/ S( y
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
9 D# i' o( }1 Q2 e有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
2 f  T' W) Z# V+ R0 T1 [ 要錢以後再說。
3 o7 a# w) E! U9 L* [& Z* V
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
3 Y% c; A: a7 U! o話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

- N& t" i3 v+ T# W- F7 G' v/ }

$ F: Z( e. U2 B6 I0 X# b  X" i不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
+ K9 ~, a; \' e: ]; t$ c% Q8 Y( T自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
- C0 x" d4 W; @看finster大大的解說，
" a, \$ {: [" d- h7 g發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
& Z% X, ?4 B/ O' W( k3 e5 H3 S( W
9 e* d# o8 x4 X; x# l9 u7 p* s從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

恩.....原來如此...
: }% Z& q. S; E0 B: `' P6 p今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
# Z/ K: Q' M  z& Z* B# Q: v真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
( c, W1 _5 N( O3 x! P' s5 J大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
" l3 G& V3 F; o' i- i喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
$ w! f7 |' y3 D8 I  o, w小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
% m+ \7 X1 o- n8 k$ T很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
' H# d  s9 }, I. p發現OP的學問，還真是多....
. N- w% _, ~( b# E唉...小 ...

9 D/ ]' A0 i4 b
; V9 s6 n0 B& a
我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
- F% x  I4 r2 B& D而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
% Y' `7 ^- J5 L4 A* [如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
" [6 K; F, I, S- K5 q而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

& x0 V. l0 Q3 c1 f8 W7 G: r3 K( D
7 }+ Z; N8 n5 x& h6 v嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....