請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
* v! H: D" g  w" f7 V+ y# |! W所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
) ^) U+ a  }0 b* K/ N等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
  N1 P9 J* W, Q5 e  b, E$ X
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
" G7 }5 a5 w" s' @+ J+ I在下使用的是65nm的製程，所以VDD是1.2V，
7 B9 G' m' q; |4 A; x# Y而我VCM的值則是固定在0.6V，
! l; A7 E  A, D看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
0 P4 x! u  {% \4 v+ }$ s- ~
所以有幾個問題跟訣竅想請教各位大大，
( M6 S, s. N* Z  j/ a# r7 o0 @1.VCM的值真的需要固定在VDD的一半嗎??
5 |* h! n" j( v* B. n$ k! M
, z, S, R' D, U4 w3 r2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
' T1 n" c4 y9 s
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
( a. J- w( n: Z( ?1 M) N6 o希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
) K: ?  ~8 C2 Y

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
: O/ x3 k( V/ S# S: |0 ]***********folding*************
.prot
.lib 'xxxxx.lib' TT
.unprot
  J4 l+ H( x. ~# z.globle VDD
* ~3 d' c# K% e.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
*****************
- A& x6 V4 `0 d  K/ f% Y7 x( fVDD vdd gnd! 1.2V

" T# W' i* [# r5 k$ `/ z# uVB1 vb1 gnd! 0.74v
( H0 {& S- n5 ^, v" e, N* }VB2 vb2 gnd! 0.4v
- ]3 \$ ]5 J# B% F) C; G& tVB3 vb3 gnd! 0.38v

VCM vcm gnd! dc 0.6v
7 v* I  d- D3 o, t$ NVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
: o* L6 u) q/ L$ n; O/ G  g*VC vc gnd! DC 0V
1 y  k* v! ^. v# EEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************
. p* {& w% d5 x: U+ j* O
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
8 ^' k+ ^8 d5 F! i% hM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
# `" H8 j; c% X# E  U# QM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
( o( a5 y# C+ m# }! V! u* SM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
4 R" `7 x3 i6 zM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

% F+ f% O1 W# K% G) w; ^- ?$ Y***********analysis*************
************output**************
3 p  C9 N8 y! M% y& d.op
.option post
.tf v(nout) vd
# A% H6 w+ H# Y) `! J.end

      v(nout)/vd                               = -115.0583
! k: {, E$ N, a6 b$ ], Q) }& t      input resistance at             vd       =  1.000e+20
2 a# y: O& d# w: o& W& ^5 b      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??

[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
5 [' @. S7 @5 C/ Q" Q2 f差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
  {, c* w7 l- S2 U小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
7 b# P+ X" n* B: y
! O# n7 E7 V" h- `, W
9 B8 D9 I4 w6 s: {多虧有vince大大的肯定，小弟才敢放手去做

  k# C- o; P- x& n/ S- i% j不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
  v- c% Z* s& \" ]$ Q: K% ]1 B調了整整一個下午，linear就是linear，說不變就是不變....
& S& @9 b/ h8 @7 ?M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
# @% ^7 x  s; _* t' ]# ^; ~: o需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
! M$ N. u& m  o1 N) P這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
- H) ^" V' |0 R6 p' p& n5 q# r# Bload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
# x% J/ R4 [, V9 g# x8 M剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....
% \, S) A- u) J% Y7 r
9 ~0 Z  M- A3 c# S; s[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
  s3 x+ A4 h! `# p; f感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
  w" R2 V$ u7 C, @) {" F& `( |% u* S' C當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
0 K  C, o' ]/ V; Y0 Y而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
- ?8 b3 y2 E9 [3 I, ?# O不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
* @- p# M1 o! R# u) G0 `2 U   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
6 Y: z6 d4 w; }. r& D5 s   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
, ^6 U$ T9 A; G+ H! J  k1 \   所以你應該是要去算一下你到底需要多少gain
6 c# o5 I% w) w& A4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
% c9 L3 }4 Q4 d- r4 K: y6 i5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
) \# ^  N( b; ~4 ?+ [6 f0 y- |& o- m更謝謝finster大為我提供的建議，
) s; Y3 r- M7 m9 }! ~看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
3 K) Q9 }( U2 _* ^6 r# d( a/ h我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
( W0 {- t8 ]# h0 N# d2 b(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
$ U& L* Y( u, L7 N
/ O) \/ j4 U* a) u恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
. ?7 y8 ]; A2 s; M小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

6 F- y- `- D" e$ Z* X[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
. ]% X- u& \% N9 R! O(昏頭)
抱歉抱歉....
6 d# M& k- J5 z. Zfinster大大說的....是指沒有MD和MC時的設計嗎??
3 k% Q% s7 p( j) l6 e恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

2 M& h- I  S* M5 a+ }4 B[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
' E+ M: @8 a- w  B( C; ]話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
$ Y6 ?" q  u! ](昏頭)
& F$ ^5 u7 I0 R( S2 C) m9 ^4 M$ D抱歉抱歉....
* r. P( m# }( K# L, h! ffinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

6 B/ ?4 {& y4 T2 |6 z8 C7 ^


9 E( v& b: ^. c# j, r* b2 y. d& _不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
: _% W6 U3 i5 T2 X自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
5 q' X6 y% ~! K2 f% e9 X& y) m9 r發現OP的學問，還真是多....
# N5 K0 e5 a0 P7 q6 K- v* n; [唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
1 X9 Z- V$ B, s6 G* e
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

; a5 O6 a) }) d1 R# Z+ F恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
) Y" G% z! j1 n1 }電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
0 c) |- W7 H* ~4 `) S9 \結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
# K; b9 W9 F& ~. h5 o8 G小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
+ X5 A8 q# n3 L6 P3 g1 s' ^6 E很謝謝kgbriver的寶貴意見~~~
: R& _7 o( e* B! ]1 y看finster大大的解說，
發現OP的學問，還真是多....
& Y( h. k6 X3 b唉...小 ...

  K# d; j$ f  b: w* c  u! H- x
+ r* J2 ^: e  P/ {9 T7 G2 ~
我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
: v& i2 l  A% Z6 z% E如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
; P5 L, s% a9 M0 r9 {而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

; p" v5 G: L9 O; {5 w. Z( @
9 ]3 e0 v0 e5 U! q3 p嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....