請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
3 q, Z% |5 A# ?. c( s' `在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
1 `. A* ?  y1 \, P3 G7 o9 L2 a
% X6 r9 b) Z: Q+ i, D所以有幾個問題跟訣竅想請教各位大大，
' E6 {1 h' }7 k* a1 ?, g1.VCM的值真的需要固定在VDD的一半嗎??

2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
3 K( B2 i6 e$ F" m7 S+ L
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
- p- ~- s  M8 ]" d# Q希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
% y, `6 V9 M8 O2 M, |附上他的paper讓大家研究看看。
  L% i# ~2 D) W' l

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
5 D6 I0 K. _/ d***********folding*************
.prot
.lib 'xxxxx.lib' TT
.unprot
  @' t3 U5 L: Z! r0 y( ?.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
# G- N) ]# L" h9 y  T: {***********description****************
; P  O0 D# N9 j1 r4 e*****************
( x  V# Q# u, w- yVDD vdd gnd! 1.2V

  T2 c' O# j% L7 b  IVB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
8 _, Z* P% ~$ d5 A9 i2 mVB3 vb3 gnd! 0.38v

VCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
! @: E9 O5 _1 zEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
. H/ v" }' x- l6 Q7 M7 v/ w*****************

M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
& L* a' c+ V* z1 w2 J" G3 x! VM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
7 U. f$ o; g% \1 o% x, `M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
1 a8 e- S/ k. a/ l1 {8 X; dM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
2 o; T/ I. R+ b) HM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
$ _2 j5 `+ Q; S, q& u( ]) {+ aM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
- N3 Q0 B% S; qM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

' m. `$ G. @% i& h7 G***********analysis*************
************output**************
3 A* M+ s. B# L2 @) ?.op
.option post
.tf v(nout) vd
: |# B4 \  O6 a+ N2 Z* T.end
( A: X# Z' {6 j7 g
3 L5 a9 {/ m1 T5 t+ t      v(nout)/vd                               = -115.0583
' a3 g3 p& u4 i      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
9 Q5 O, u6 C7 f" N: C1 Q/ ^* ^, V增益只有115.... 要怎麼才能升到1k以上勒??
. j2 {/ u9 {( y+ O( i) I4 ^
[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
  b8 a; E1 A& m* j0 Y差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
8 t! |/ z# R2 L小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

7 i8 `2 N, @" {, k4 |5 U; U& b
2 Z3 P+ C# @5 ^% O多虧有vince大大的肯定，小弟才敢放手去做

不過，現在卻又遇到個難題，
: V8 d% u) X0 E) w% K0 E電壓值該怎麼調，或者W/L該怎麼分配，
& e) {( h! M2 c+ @& \- G  c才能讓Mdrive的部份便成SATURATION??
! v. X, F9 _+ b# S調了整整一個下午，linear就是linear，說不變就是不變....
) R3 y0 d8 ^, g" P5 TM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
" U( O' |) G' h8 y因為看起來是IC內部的power
+ @0 L7 E4 I; O" E% n, n: D0 F# \需要多少電流?
/ R' [; e+ }* Dregulator 的load regulation spec是多少?
第一級OP bias電流多少?
1 k) E5 Q% }1 a1 ?這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
" S# `2 F: C' L% Oload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
' l" x0 ]4 b3 ^9 i剩下的...恩，也不太清楚，似乎是自己設計....
' D! i& t' w* N/ U  |' L5 R' O所以...就想說先以增益為目標....

' K& T8 b3 k% z[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
6 w- g$ ], y* r感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
3 s* @2 o$ b7 m% z當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
* c8 k) h2 U& e# b而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
- t2 u2 l, i& s# ~7 P" x& l) r   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
" M. K3 ^3 C9 F; p# [  S& a   做了也是白做
; [- @4 m# o3 m& ?/ N& `3. gain大有他的好處  可是over design只是增加自己的困擾
/ K" Z! k0 U  i, o" M   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
+ A6 t' \1 {1 i/ M# \   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
: u/ S$ {4 v5 V$ v5 s" q6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
5 m7 j; d8 x& ^9 h* [2 N7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
' e3 I4 ^& G& w7 h9 I8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
- |7 @: f' E7 G+ n+ e$ B: s- S看到各位大大為我解答，讓我求助無門的情況下感動非常了
6 Z7 {1 u* d. k+ R! {恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
8 `4 h7 ]; v7 ]而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
6 R" L; y; M) d9 L+ q8 J小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
! A4 E! l/ w* C8 _+ H3 D話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
% P- v5 D0 w! v8 ]finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
2 L- F$ `, \% u" U( y, M8 W) @有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
5 Y7 d. Z5 z- N' M: h) n7 h附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

3 {, g3 g5 i; |& k- kregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
. b  r- v1 Y$ P  A1 z% d 要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
7 y( D% d  S2 R+ o2 ]4 b咦?
$ f, {" h4 {0 j% Y2 A9 O話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
  [, e" v& H/ _7 q% u(昏頭)
抱歉抱歉....
& e. C7 w8 ]7 x. m. w3 Q; Hfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
  e* Y) K5 S8 f& t& c" ^3 c我重新再重推做一次...

4 a$ k' E  @8 s1 J( t7 D: |0 g3 C

$ K; i8 H/ ~8 j: }4 D3 z
% |& c, |3 S/ s' @6 P9 Y  v. K不了解你指的MD和MC的縮寫意思
# P" [: Q1 @0 s' g/ @我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
7 ?1 v; v9 y+ g& `因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
( \( \$ r* K/ r小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
: s4 a4 G3 r: [很謝謝kgbriver的寶貴意見~~~
! i  c! E# r: x7 t) e0 Q看finster大大的解說，
發現OP的學問，還真是多....
3 J5 o& y9 d9 Q- G% \/ m0 o唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

; @; [9 O: p; G從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
8 d3 M1 p/ C8 d% `4 B) p
恩.....原來如此...
1 z9 G9 h" v# Y8 ~% y今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
9 X0 C$ T4 ~' d8 N( A  l8 U. b+ l也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
4 S* T- D# u' B/ g喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
: o3 n2 C0 T+ `2 j: H8 x( ?9 ^很謝謝kgbriver的寶貴意見~~~
/ ~5 D" m' d7 Y: D# Z! `2 M7 c看finster大大的解說，
發現OP的學問，還真是多....
, A8 T! z* C% l唉...小 ...

& v! ^" C7 Z, `0 H/ m
. i# V' K5 }9 `8 j3 E' i! Z! G我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
- [( o! m& w+ w( v1 `如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
+ Y5 [1 K( {7 \) }3 ?' p% f而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

1 {* Y4 J+ U) ]$ l, V嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
" o  l1 Z0 m% L) q+ y哀....然後面積就變得超大超大....