Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
101#
發表於 2009-5-7 19:00:21 | 只看該作者

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,
) _0 O( S0 d0 _. ?0 e希望大大分享的這篇可以爲我解答疑惑
102#
發表於 2009-5-7 19:22:59 | 只看該作者

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
- W3 @7 K) ^3 {9 d' e$ M0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3 . ]5 ^. W/ R$ J) Q! Q  C( r8 [6 i
( p  G, F; Z% x/ b) O, o( E7 |; M
--------------------------------------------------------------) s! P$ o3 r' _; V% Z, G2 x% u
小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大5 @0 l; h( [3 o. v8 P$ _8 _
如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,
' r- y" N8 t; P1 `* d0 o' k' }可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。% ^) r, n( \3 V5 x8 x& n
  T/ g0 Q* t  Z% O& c# Q% m7 j& l
那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?( \# |- J# g, V9 y/ z; ^5 m
還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?9 u" ~. K& W' Q, T# H( c2 \
! s( k: o, |$ e' j" l: R% }
小弟實力不夠,希望各位板大爲我解惑。
- t' z# p, r  r9 ~8 o$ y私心希望能提供相關PAPER或是資訊給我。
" T# i  z& ?* H; v. G: h跪求感謝...)
103#
發表於 2009-5-8 17:01:47 | 只看該作者
看大家的讨论,颇有受益!
4 M3 I% E8 W/ r. C, I( e& l对学习设计的人来说,很有用
: b- p" o- c) k谢谢大家!学习中
104#
發表於 2009-5-12 13:32:53 | 只看該作者
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響3 A! Q0 `4 S- M3 {' }  e+ K
這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
105#
發表於 2009-5-13 11:10:35 | 只看該作者
謝謝大家的討論和分享,學習了。下載paper來看看。。, t% a- |- v) J! ^
看來65nm的到60dB還是挺有難度。
106#
發表於 2009-5-15 10:01:00 | 只看該作者

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
107#
發表於 2009-5-20 01:59:33 | 只看該作者
你可以再加一級P load
5 q* Y: w8 b! j" x4 D( A. Tgain 就會再上去一點
4 x- }  }4 S4 C) a3 T這個架構大概可以到70dB左右
, m- z, t  U6 C: }% q可以翻razavi Op那章~6 f% d' j9 @2 i
裡面有完整的電路
) z+ c" S" d: u7 E$ q感謝大大們的分享~~~~~~~~~~~~~~`
108#
發表於 2009-6-2 22:14:26 | 只看該作者

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
109#
發表於 2009-6-5 11:23:21 | 只看該作者

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。" U5 U7 H3 P7 r  ~
感謝大大的無私分享,讓大家的設計技巧更上一層!!!
110#
發表於 2009-6-5 13:55:48 | 只看該作者
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...
6 i5 q7 o3 W8 X- v多謝大大分享~~~
111#
發表於 2009-6-7 22:21:52 | 只看該作者
有資料可以參考嗎?. F3 q- T7 @, u1 P6 x% l
感謝大大們的分享~~~~~~. h! P- |# Q7 v) w' _' Y& I
112#
發表於 2009-6-11 15:13:22 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

113#
發表於 2009-7-21 10:17:51 | 只看該作者
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
114#
發表於 2009-7-21 11:12:49 | 只看該作者

回復 1# 的帖子

为什么看不到图,单看文字看着好累!3 g+ ?2 M6 {7 ?( o: j8 H

% T/ h+ o6 U$ E$ C[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
115#
發表於 2009-7-24 14:51:17 | 只看該作者
thank you for sharing this material
116#
發表於 2009-7-26 14:47:29 | 只看該作者
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。
1 B1 F- q, \  z; v7 `我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
" ^/ A1 {8 ~& f0 S來去看看大大給的PAPR...謝謝囉!
117#
發表於 2009-7-26 21:58:08 | 只看該作者
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.6 _9 Y; ?5 V. V' a
2. 我同意, analog ic design indeed needs some experience.
118#
發表於 2009-8-23 21:48:29 | 只看該作者
多看看PAPER是有益無害的
+ Q* h9 X* l7 p" D% r2 u( u尤其在做analog這一塊
119#
發表於 2009-8-27 01:00:23 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa3 X. }; g1 c/ T9 ]! B
這個討論串令我受益良多呀
120#
發表於 2009-8-27 19:22:47 | 只看該作者
fold-cascode的opa真的不容易設計的好
* g: z( g/ b& e  ~來這裡跟各位前輩學習如何設計1 p1 @& n2 J- }
謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 03:58 AM , Processed in 0.122516 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表