用verilog程式控制LED亮暗

kb76628

我是一個verilog新手，最近在想一個問題
如果我有二個LED燈，1表示亮，0表示暗
' p9 N/ ~: ^* r# [' z( @樣本如下表，如果我想要控制它每一個樣本LED亮二秒
並依照此樣本往下依序亮
+ }; T( H3 \8 S1~2秒 LED1亮，LED2暗
: E* |" E& u2 k9 A3~4秒 LED1亮，LED2亮
  T% K& M: _1 i- t8 V0 g) j5~6秒 LED1暗，LED2亮
7~8秒 LED1亮，LED2暗
) ?. h' l; k7 q5 ULED1 LED2
+ H& w% D4 L0 x2 g% O　1 　0
8 H# f" H1 I+ S4 G　1 　1
　0 　1
6 h) S, m; t7 M' `+ U4 e+ v5 t　1　 0
  G# z5 r# ~  ?( O5 E且用2個指撥開關控制LED關(指撥開關1控制LED1關，指撥開關2控制LED2關)
如1~2秒時LED1亮，如果我在1~2秒時間區間內按指撥開關1，LED1熄滅，但在3秒時LED1和LED2又會亮.....一直往下執行
用verilog程示要怎麼寫呢?
有高手可以教我嗎?
4 l7 p9 }2 I: m感謝!

leo61532

其實最簡單的方法就是寫個counter，寫個判斷式來控制哪個LED要亮即可。

lypei-mr1987

verilog lejie yidian ....yihou keyi xuexue

jackhsiao

嗯!不錯的建議!可以好好參考!

zxcv990

頻率快慢可以控制明亮，你可以寫幾組除頻器，來切換~~

sakuralaya

Dear Sir ,
我用FSM嘗試，simulation也成功     
參考看看吧
4 N$ v3 Q2 f$ ~
2 W: [; _/ j: n" Nmodule LED_Ctrl(clk, rst_n, sw, LED);
: Z) `( \$ O+ o6 n    input clk;
  Y  T7 k2 \/ s& m4 F    input rst_n;
    input [1:0] sw;
    output [1:0] LED;
         
  O4 E! O" Y- x' m  u( F8 k& A         reg [1:0] LED ;
         reg [1:0] CS ;
         reg [1:0] NS ;
         
////////// STATE //////////////
         parameter RESET=0 ;
         parameter S1=1 ;
4 a6 |' }6 D8 K8 Y         parameter S2=2 ;
         parameter S3=3 ;
         
         
' G& Q9 x, k" d# l# f9 k( ]         
) E0 f) h( c) X. b! X# L- S( `% g         
; B* S( a; m  ~////////////  FSM  //////////
0 f6 R3 H" z; k) G1 g
always@(posedge clk or negedge rst_n)
$ _, t& w. h, f' W& R. s! c* \$ cbegin
) [& S5 W7 ?8 A2 ^9 g# i# ?       if(rst_n==1'b0)
; }" Z: a- \  `( Q/ Z           CS=RESET ;
       else
            CS=NS ;
end
               
" `( {* _- {- }& F) }% g               

: ^; i2 g* w+ i- A! d1 c# a5 T1 [    always@(CS or sw)
- y1 Q" E/ M8 n      begin
+ p) ~' K% R  y; y" n& l) S            case(CS)
             RESET :  begin NS=S1 ; LED=2'b00 ; end
                  S1    :  begin NS=S2 ; //LED=2'b10 ;                  
! V1 O; ~/ v8 S, ?" d# o* T                   if(sw==2'b10)
' r( a7 H* v3 y5 b                       LED=2'b00 ;
                   else
                                   LED=2'b10 ;  end
                  S2    : begin NS=S3 ; //LED=2'b11 ;
: s  t9 h" q/ x+ Q& P) H                                if(sw==2'b00)
" `: d9 k& Q9 d' v- j$ L                                    LED=2'b11 ;
                               else if(sw==2'b01)
                                    LED=2'b10 ;
# C8 _7 O9 X7 B- A                               else if (sw==2'b10)
8 ]$ e; \0 n4 k! j+ N6 |! R4 [# P                                    LED=2'b01 ;
+ Y4 F; p+ f; ~" m                               else
( ]# Y8 x. k8 s+ {" e                                   LED=2'b00 ; end
  z& p& h- j: ^* v; z  i) }7 u+ u( a                  S3    : begin NS=S1 ; //LED=2'b01 ;
                              if(sw==2'b01)
                                   LED=2'b00 ;
  }- w- Q4 y( Z  V2 |; R                              else
                                  LED=2'b01 ;  end
/ G) [" o! u4 e5 U/ ?            default : begin NS=RESET ; LED=2'b00 ; end                   
. B, m* C- D6 \          endcase                                
      end               
4 q$ S7 u9 N- T, T) S               
5 p3 X* q$ V# a! V& \6 _endmodule

jerryyao

用state machine配合組何邏輯電路即可。

tommywgt

"沒聲" 大大在嗎?
: B1 \$ F9 l1 U% C* Q
不太常用verilog...哈
2 ^. ?3 [" q2 r1 w% }3 b9 V
不過看起來就是個有條件輸入的counter而已