|
最近使用一塊自行layout的版子,上面有FPGA與DSP共同運作,希望透過FPGA加速DSP運算,
* A, b/ G% X: k% X2 \9 V但是當FPGA當中有燒錄程式時 m \; P+ h7 {! r' ~' U n
CCS會告訴我要 reset emulator,DSP的程式就無法繼續執行
' Z) T% {# g- I! ?不曉得這大概會是甚麼樣的問題所造成的?
2 e3 c! K) x. B. W7 w- F* m
2 i, ]: Q- c2 B8 E! ZFPGA跟DSP的EMIFA的所有腳位都有連在一起$ e7 @3 }& m7 ]0 p( |& z# d, i% C
DSP是用6414,FPGA是EP2C35,CCS版本是3.1
3 U' b: M# L+ ]* t
9 y" R/ O6 |8 \8 g. b: k0 XCCS丟出來的錯誤訊息如下:7 e0 d' G" {3 G. G1 m1 x" h4 M
( o& L6 N# b* Q$ z2 [# \4 `7 ETrouble Halting Target CPU:
8 N$ a% x. s/ AError 0x00000020/-1151
! e: {- u. p& S gError during: Execution, 3 W1 d" f0 G0 b3 ?6 k, F3 U
Processor communication timeout.) ~! c4 @% `" ^, h
It is recommended to RESET EMULATOR. This will disconnect each target,
: z _" C% w6 g" z# v/ m* cperform an emulation reset, and then reconnect each target.
7 n8 D$ J9 G1 d* uPower cycle the target board before continuing.6 O7 J. z" z0 h% N0 X4 _4 x
9 n% N! s! l1 M! \- |8 h$ Y
[ 本帖最後由 guesswho461 於 2008-5-2 04:37 PM 編輯 ] |
|