|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
3 ]7 P2 Q+ T5 C+ j0 z% Y1 T5 J2 J, {
恩~問到樓主我是甚麼學校?這個嘛!
$ y; A# K- Z$ y7 z+ O/ f9 x g不是台成清交,也不是中字輩,更不是科字輩,- e# V! V: v; y0 [
小小的私立學校,就不方便透露了,
5 M9 e: I; w) Y3 r M7 T; V大家可以私底下交流。
5 x* J; P/ i3 N1 ?1 h: `5 a. L; K' {畢竟還是在學習中。
4 e0 h3 J5 ~8 R4 i( H. gPO上自己layout的一小部分,也請大家多指導,該如 ... 2 L; }% C: {2 d2 q
( B# j' X4 a+ F. `+ c" c7 ~
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
# P6 q Z. Y. O/ U0 c. v1 O" h. b1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致/ \; k3 Q, b% D- R9 r+ S1 |
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...# h. z; _! n! n- z
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
7 u% T7 B9 ], r% H$ g最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看* c- l t4 ~; b& Q2 c; P; J
我今年也有比...不過沒交XD...所以沒有進% n0 q x: F* s
分享一下我畫的rdelay
0 S7 v) B/ w: H! J空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
, Q0 o% i6 b2 L: Q( ?8 o' P
0 j6 d. E! G3 J5 v5 L' N( y
% q7 g$ o4 R+ Y: Y[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|