|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 ) B9 Z9 [' |) v5 u) D }1 c
![]() . x( k0 w) d* C8 J3 p
恩~問到樓主我是甚麼學校?這個嘛！) v2 P W u% v9 G$ a
不是台成清交，也不是中字輩，更不是科字輩，; K, p* @7 h& c" \7 y, q' h3 }+ }
小小的私立學校，就不方便透露了，
- b. V5 b; f8 h/ t# T大家可以私底下交流。2 ?8 C$ K; r0 ~1 n& c
畢竟還是在學習中。
3 t* }1 j7 n1 b( C4 a; h6 SPO上自己layout的一小部分，也請大家多指導，該如 ...
9 R3 K$ h' L' x; e+ ~6 J' d跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方) e) A$ W+ ?2 a y6 a. C
1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致
; h& C/ }5 d ?9 R* r1 t5 }2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...) N9 R) {% C, [, p9 q$ _
3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間
/ |2 k& d2 W. z% v2 i, j最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看
" N: e" P- V5 b& m' Y我今年也有比...不過沒交XD...所以沒有進! W/ C) R: K) C
分享一下我畫的rdelay
" C! {" s$ e, g x5 N2 C( ~: s. y% c- E* s空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd...
( U0 y+ ^* ~0 d+ l( A$ B- d1 F+ V![]() 3 f8 N1 Q3 W2 n) C. E u8 p
4 P/ C# l3 v. P
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
