|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 ' M3 }" |! }, s! d6 V$ h7 z2 J W
0 ^3 g9 e. g0 V. V5 o4 R0 o" Z恩~問到樓主我是甚麼學校?這個嘛!3 m+ ^ f: Z! S3 w) E. T- V. ^
不是台成清交,也不是中字輩,更不是科字輩," o* ^( Q: u6 x1 q; u! }' y
小小的私立學校,就不方便透露了,
# H& P* e9 N* d0 {大家可以私底下交流。
4 h* G; c- f8 ?7 J畢竟還是在學習中。
6 J1 Q' K4 Y5 ~PO上自己layout的一小部分,也請大家多指導,該如 ...
+ Q- }9 g ^! V7 M
, h/ w, V2 R# _$ W3 Y Q$ O3 k跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
+ V$ z: w6 l* R- i& d1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致. \ f" n Z1 w+ D% ]+ L1 t8 r
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要.... c+ x& [. O2 H: j: D
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
, C7 r# w, m# G' c* l0 D ]最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看; p8 ^5 H* J5 g
我今年也有比...不過沒交XD...所以沒有進
3 Y8 e5 B% A2 u) ?3 a( {4 @9 X分享一下我畫的rdelay
0 V, s6 }: L- K( L) ^( _空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd..., ~5 R) u1 b( e+ A- U- X% `& @
4 N! j7 d6 V2 e1 s$ ~ ?/ L6 p) p0 L* l& L. [9 K6 |
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|