|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
- k. G6 w/ ^( ~ V [+ b" s5 l0 q }9 l& P# q* a* R
恩~問到樓主我是甚麼學校?這個嘛!
* k7 \6 H; q p8 ]' e+ @2 W不是台成清交,也不是中字輩,更不是科字輩,) D' D4 l# a) n* W' v+ M1 p5 R
小小的私立學校,就不方便透露了,, x% [0 m4 S) y: Y- l. _
大家可以私底下交流。: m& [; Z% ]; C$ B# q; J
畢竟還是在學習中。
6 P& F" Z0 T- l$ v' z. g6 H* ZPO上自己layout的一小部分,也請大家多指導,該如 ... 5 O5 K* w j }% k9 @
2 w3 B5 b* V0 B$ C
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方); a# s+ |/ a9 z: U% l
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致, Z+ O) z& _/ P3 _, [: k# D
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...6 v1 Q) W% F, G5 U. s
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間. A; w4 T5 a* [8 A$ ^; W7 p
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看( F0 Q2 B7 C9 y# P& Q+ u& t2 b
我今年也有比...不過沒交XD...所以沒有進
7 v& U% q+ d2 y0 D/ z5 I0 E分享一下我畫的rdelay& v U, ~) r* l) k3 A9 r, F7 `
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
/ V4 [$ B% F8 g4 g* I R* P; m% Z9 o; k! y7 N& q, V
5 q" b) q; B% y1 v$ [[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|