通訊系統/晶片系統
- O( J; ?, p( \/ N | PAC DSP 驗證流程
6 G# J5 L6 i3 @2 h3 Z; I4 ]$ VPAC DSP Verification Flow
. K! h0 u9 d+ A2 A& ?, i | 廖宜道.
3 }" Q$ g' v: T/ | {8 J5 { |
通訊系統/晶片系統. i6 q6 @0 |+ `# n
| 以系統層級設計方法建立PAC PMP SoC驗證平台
$ c+ Q/ X- J' |5 _) {Construct A PAC PMP SoC Verification Platform Using ESL Design Methodology
) ^+ ?- t6 K+ q- l+ E' c& u | 陳紀綱.蘇培陞& l$ L/ a' H( Y4 s/ S
|
通訊系統/晶片系統 v) L0 u% ~4 M% X
| 應用在PAC平台上作業系統層級的DVFS設計概論
4 F, T0 ?$ g! \4 z! cOS-Level DVFS Mechanism Concept and( `, B4 {, R l
Methodology on PAC Platform
2 S% O/ p5 \5 c2 P | 莊維彥.張明偉
* |0 C d5 ^# v" T" w/ R |
通訊系統/ ~0 b a& R/ H3 L: c& s
| H.264/AVC、VC-1 與 AVS-視訊演算法比較+ V B; V4 i8 Q- ^* j" r
The Comparison of H.264, VC-1 and AVS-Video algorithm, D8 n+ s# D; p# J
| 曾紹崟2 y) }5 ]0 ?7 Q- k( V9 A& P" S6 Z
|
晶片系統
\# L8 b" y% r H8 w+ j# z- D | 可操作在GHz暨50%責任週期之新型虛擬分數除法時脈產生器
% V$ a9 N: `( M: Q: J% F5 NThe New Approach of Pseudo Fractional-N9 t6 G p/ a( Z
Clock Generator for GHz Operation with 50% Duty Cycle4 \; ~; N. X8 k- e/ h' H
| 楊維斌.陳慶造.郭書菖
4 i/ o' d# _" p# g |
晶片系統
1 `* ^( |4 Y: f/ U | 靜態隨機存取記憶體 (SRAM )中的漏電流控制
- Z" R* P( y# fLeakage Control in SRAM
7 q6 i' j, v1 b9 k2 P4 _ 7 ~7 X; A B8 p/ m5 R
| 洪子健# g' Z7 ]- {4 `* t# ~; d
' d8 k- C) A9 Z- G4 i8 e
|
晶片系統
% S3 T: u$ j5 v/ [! j" U1 X" s+ {5 |( z | 用於降低峰值電流之相反相位時鐘樹$ l" k7 Y8 P) X. J6 C+ N
Opposite-Phase Clock Tree for Peak Current Reduction
. J1 S1 j0 W9 Y$ |1 w# v( e \3 h% d* X' h7 u
| 聶佑庭. q, g( A, D* ?' o! j7 \4 c
|
晶片系統( P3 ^3 a* X5 O. |4 S. P% j7 G/ u
| 先進閘級層次模型評估與研究
! \( U$ M: [1 [" lAdvanced Gate Level Model Survey and Research
, _% L3 O1 g1 a4 d8 ~- R | 邱怡芳.郭建興.鄭良加
, h5 w9 H$ }% u. u |
晶片系統
( C2 [9 ^3 R. j) A/ h( @+ B" h7 R | 深次微米元件特徵化趨勢與考量
5 L: h! N* z, ^& V+ _ G( sTrends and Considerations for VDSM Cell Characterization
) i6 I5 M9 W, o1 e | 郭建興
2 G2 r) n6 e/ y |
通訊系統/市場分析
' u! o- l7 T9 E& y | DVB-T/DVB-H Silicon Tuner市場分析
2 A" b9 f" S, F/ _$ fMarket Analysis of DVB-T/DVB-H Silicon Tuner
: W; C; F F- @. @ | 洪威
1 H4 Z2 e0 Y) g) K% K3 x$ o |
通訊系統/晶片系統
7 e9 x/ d7 n5 ?- a2 y5 R | WiMAX RF Front-end介紹
" B1 u. l: D" G" `6 A( IAn Introduction for RF Front-end Circuits Used in WiMAX Receiver( j$ M2 P; b$ y' D! W- B
| 黃大榮; g& a) Q. c7 D0 X9 s. L7 x' w1 E
|
通訊系統4 D8 Y8 o6 C, {5 l$ G6 l8 l
| IEEE 802.16-2004正交分頻多工實體層之下鏈BER模擬
7 g6 j4 n* n" [! L' V2 d$ DDownlink BER Simulation for IEEE 802.16-2004 OFDM-PHY, T H0 f5 o/ L0 v. W) I# q
| 丁邦安.吳家豪呂明和
" n6 W; \. ~, {; g' l |
通訊系統: J- n" G# X' o8 E5 R( \( B
| IEEE 802.16 無線網路安全技術介紹
& c4 X7 m Z) _( ^2 tIntroduction to IEEE 802.16 Security% Y; H) k" b% u* ^" o3 @ F/ Q0 k& r
| 林頌為
! d9 {9 A+ b1 d |
通訊系統4 m( v6 w1 f- |3 O8 U
| 以Altera Stratix FPGA發展板實現一可變組態多路徑衰減通道模擬器
# X' M# q' ~$ }, T7 e5 A: p# qImplementation of a Configurable Multipath Fading Channel Emulator on Altera Stratix FPGA Development Board( f* }. m* A4 |
| 唐鴻威.許仁源: W" J; H7 ?/ D# R: C5 l$ G
丁邦安2 J. C1 [5 c, q3 C
|
晶片系統' ^; U9 W @, @* h K
| 一套實際而有效率的處理器自動驗證方法! H! e8 G: @: O) N' @" W* i
An efficient methodology of Processor Automatic Verfication
# D5 i4 A# w" \5 s, ^0 f | 劉明倫.吳日昇.林仁傑
2 B6 w$ X; Q' x3 E" f( X4 ^/ n |
通訊系統/晶片系統0 Q2 b9 |: @, v3 m- l" d( i
| 應用在數位訊號處理器的先進直接記憶體存取控制器
8 ^* i" l: R5 o( C! }4 o& hAdvanced DMAC for DSP Processor
' q* n) y- o$ q- k | 陳玉書.屠禎繼
' E+ m! \$ U' C5 m, d' u |
通訊系統
) w! o& ?4 @0 Y/ ]% t, e | 模型搜尋式的可變長度編碼法# w2 {# b6 c' h" C
A PATTERN-SEARCH METHOD FOR H.264/AVC CAVLC DECODING' C( B. c7 l) ?$ w! b$ b" Q
| 曾紹崟.謝天威
2 F; y- z5 ?8 @) T |
通訊系統
* u5 c: z. |7 ^$ K | 超高頻無線辨識系統應用與標籤設計% G, W1 o* M9 }( \
Tags Design and the Applications of the UHF RFID Systems2 a, C: ? y: ]
| 張守傑) n! ^. `4 a! u" v4 X
|
通訊系統/晶片系統
/ G4 i6 c# @+ A# V9 k | A 3mW 20KHz Sigma-Delta Modulator with 93dB DR in 0.35um CMOS
; @6 V, B, i1 X/ o/ {! H3 G: k4 Z | 張用璽
: N3 S( ?: R' V. y4 `5 @/ { |