請教有synthesis TCL File的文件嗎？？

aidanwu

hi!各位前輩們！

針對Synthesis Tool -- Design Compile (DC)
: L- ], e6 K! ]+ k/ k* X有誰使用過TCL File
可以提供文件
% d: N- n, U" `& G哪些設定與Constrain 是基本(必須)設定的呢??

0 G, R( B  A6 `! X小弟我要去做ASCI的Synthesis!!  
0 Z# N* I0 N+ {% E但對於Constrain File不太了解，請教各位了!
* s, @: M9 w/ F4 @( u$ O7 W' _, q
: U; Q$ q+ G% `+ f1 W+ L4 g感謝~~~

tommywgt

有個單位叫 "CIC" 的
4 h' e( \7 t4 C
; B+ c  @, Y) F/ W明白了吧...^^"

sakho

可以提供文件
. z! p0 S& e, O7 G4 ]. u==> Synopsys 的Doc (SOLD)可以參考
$ X- i1 z& r( C
哪些設定與Constrain 是基本(必須)設定的呢?
: |1 |9 [0 _3 v4 M( K& e2 ?==>
7 M: @: I& m, t基本上比較常設的有
9 A% W4 `+ T7 R" y, d/ J# @5 ]5 C3 Kset_case_analysis
/ S) J0 \1 S" Y! qcreate_clock
$ E% s% M1 ~: ?3 ^: c8 H4 g  i* _9 dcreate_generate_clock
false_path
set_input_delay
6 v1 o$ c; ?3 B, K+ X& n9 M# U, T$ yset_output_delay
set_progateion_delay
  O# @) ?( {0 x3 b* ]1 Fset_load
set_max_fanout
set_clock_uncertainty
......
印象中大概是有這些啦

如果有些command打錯的話
可到Google上查查看更清楚