|
回復 1# 的帖子
CP 只能做一些初步 良率的分析
+ f% Q9 m7 T* }* S知道 CHIP Function 有沒有過
, n) E# R/ q4 B4 b: n稍微量一下 Current SPEC有沒有過...
" A$ ^1 H3 x" N" Q9 j& l* {有沒有什麼大的 Bug 跑出來?
8 L3 [+ ^- o2 m4 y可是 真正的速度及效能 就得要 FT 才能知道% ?# D* q# o8 V$ |& S
Z' _4 s5 }5 b! q6 X. k8 S! W; g
因為 封裝 的時候 對 CHIP 會有 Stress壓阻效應 還有 高溫低溫變動大的效果出現....
( x8 X0 q9 R0 m) P, w! A: GFT後的 CHIP 就跟有 西曬的房間一樣 夏天像 烤箱 冬天像冰庫....8 r% _2 o# @8 _ k
此時的 Device 特性會偏移比較嚴重 , 比如 Bandgap 就很容易有 Die-to Die或 Lot-to Lot Variation
/ C: `' N/ p5 p4 @4 @Vbgr 參考電壓 會漂掉....所以 CP與FT其實差異還蠻大的 兩者良率差距大
5 O6 @% V+ { L6 g如果測試沒問題的話 那問題還是得 丟回給 元件或研發工程師去解決....0 G( o& F( k( h8 i1 q$ Y
& C4 R& c# P& q `% ^2 e大部分 IC測試廠 都得等 FT過了 才敢送給 客戶跨... |
|