CALIBRE LVS & DRC

crystal_blue

極簡單的說DRC 就是Design Rule Check 的縮寫，也就是依照Design Rule來check你畫的layout
* g" X( g9 m: f9 B& }1 T( f5 T只要將check 出來的error部份修除就ok了

1 ~$ I7 X- s5 Q# V! ~# X$ T極簡單的說LVS 就是Layout vs Schematic 意思就是layout跟電路的比對
) k2 x, A; t7 ~7 H除了比對電路有沒有接錯還會比對model有沒有畫錯。

另外請問您的問題NET DRC 是什麼意思?因為沒看過所以沒辦法給你解答。

crystal_blue

簡單的說~你要的答案可以在LVS & DRC 的COMMAND裡找到

7 Q9 X, f" I  ]5 m3 lLVS的原理就跟之前所說的一樣，CALIBRE 如何去認到MOS 除了COMMAND外
你還必須STREAM IN SPICE ，COMMAND裡會去定義怎樣的條件下他是PMOS
還是NMOS，如何判定是INV是去比對你所STREAM IN 的SPICE ，在LAYOUT中
, G7 f, `, D9 C4 Z+ h& E' [如果有PMOS 跟NMOS的連接方式跟SPICE中的定義相同那LAYOUT就是INV，至
於如何找到特定的NET，除非在電路中就事先寫入，不然在CALIBRE RUN LVS時
9 H- Y: P" ^  [9 Z0 s所產生的NET NAME是隨機排序的，不過有些LAYOUT的TOOL有辦法認到NET，
2 Y8 x6 |( f# x但也是必須事先設定。

DRC的原也跟之前說的一樣，COMMAND FILE 會去依DESIGN RUN 裡的規則然
後寫出一連串的句子，將所有層的可能的相對關係以條件式的方式寫入，然後再
利用TOOL 去比對並將結果顯示。
% |; T* W  Z% ~+ i! f2 r/ U; |" Y
- T/ b. d: Q+ p) O+ j以上是我所了解的部份，希望有幫你解答到。