CALIBRE LVS & DRC

tkrubychan

請問一下有誰大概可以跟我描述一下 LVS 跟 DRC 一些基本的概念!!

比如說怎麼去認一個NET DRC怎麼比對的呢? 比較內部的分析

/ e5 E6 ~3 d0 G/ s: [( _) ?' H謝謝分享...

188

大的解釋真好~~~小弟了解囉~~多謝唷~~多謝你的無私~~謝謝

machu-picchu

請問一下大大們
. A# _1 F) e7 V$ [要跑lvs時
要產生.sp檔一直發生錯誤
5 ~3 {8 e1 ?9 J1 l/ ~% y4 f沒辦法成功
請問是甚麼問題阿
8 p1 d" a1 F# z/ j2 u) ~*************
/ |) n, {' W3 D3 _, A8 ]6 ?
4 v: q( W' W- x不管執行什麼程式,都會記錄在紀錄檔裡，例如： *.log,
你先開 *.log 看看是什麼原因？

張智揚

請問一下大大們
要跑lvs時
要產生.sp檔一直發生錯誤
- w6 l' w$ w8 q) i2 E3 v沒辦法成功
請問是甚麼問題阿
*************
可以將問題敘述更詳細一點嗎?
) D) W' |) k/ U( L8 T, B這樣才可以確切的解決大大的困擾~

mask40169

我看我看我看看看
& i! {& `( j; A# L1 i我看我看我看看看
5 ]# i9 ~( f8 l1 \! g  j& k我看我看我看看看
我看我看我看看看
我看我看我看看看

oligxoi

請問一下大大們
" |3 J0 q) |* c: l1 ]0 u要跑lvs時
要產生.sp檔一直發生錯誤
0 o7 n- t1 u1 y: _* L4 }% \7 ?0 v1 A沒辦法成功
請問是甚麼問題阿

ricky000

我看我看我看看看
我看我看我看看看
* t* i0 E0 W9 S& @0 j4 M我看我看我看看看
我看我看我看看看
* K! G4 ~- n7 {& P7 d; }! t: q我看我看我看看看

yoyo20701

大大的解釋真好~~~小弟了解囉~~多謝唷~~多謝你的無私~~謝謝

x014067

學了一年多，現在才在這裡看到原來是這樣的縮寫，以前都只會用，但不知道有這樣的意義所在，真是受益良多阿!!

crystal_blue

簡單的說~你要的答案可以在LVS & DRC 的COMMAND裡找到

LVS的原理就跟之前所說的一樣，CALIBRE 如何去認到MOS 除了COMMAND外
% Y! u; t* B* B5 f. L3 [. Y& K' s2 O你還必須STREAM IN SPICE ，COMMAND裡會去定義怎樣的條件下他是PMOS
還是NMOS，如何判定是INV是去比對你所STREAM IN 的SPICE ，在LAYOUT中
如果有PMOS 跟NMOS的連接方式跟SPICE中的定義相同那LAYOUT就是INV，至
於如何找到特定的NET，除非在電路中就事先寫入，不然在CALIBRE RUN LVS時
所產生的NET NAME是隨機排序的，不過有些LAYOUT的TOOL有辦法認到NET，
但也是必須事先設定。
: Z1 ~, N) Y& l  |) h
DRC的原也跟之前說的一樣，COMMAND FILE 會去依DESIGN RUN 裡的規則然
後寫出一連串的句子，將所有層的可能的相對關係以條件式的方式寫入，然後再
利用TOOL 去比對並將結果顯示。
( t4 v* I7 u2 K  r; r
以上是我所了解的部份，希望有幫你解答到。

tkrubychan

喔 不好意思 我沒有逗號逗開 我的意思是說 lvs 是用什麼樣的原理去比對... 他樣去認出一顆mos 或是 inv 呢??

  A# U; r9 g/ {' Y* G; R那他怎麼去認出 那根NET 要跟哪個NET相接 SPICE上寫的NET 他怎麼去判斷的呢!?

是這個意思拉...DRC也是  他比對DRC時 是怎樣比對 一層一層 或是用座標 之類的 相關資訊 ^^

謝謝你

crystal_blue

極簡單的說DRC 就是Design Rule Check 的縮寫，也就是依照Design Rule來check你畫的layout
& t1 r! I, M4 Z# ]; H1 G只要將check 出來的error部份修除就ok了
2 e, P4 d6 t( V* H
3 r2 ~0 ]3 q; K/ z極簡單的說LVS 就是Layout vs Schematic 意思就是layout跟電路的比對
除了比對電路有沒有接錯還會比對model有沒有畫錯。

! s2 l6 A( {$ s另外請問您的問題NET DRC 是什麼意思?因為沒看過所以沒辦法給你解答。