Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4606|回復: 0
打印 上一主題 下一主題

採用Xtensa設計印表機SoC的影像處理管線

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-1 15:18:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
高品質彩色印表機在家庭中越來越普及。一般來說,印表機都是隨著PC電腦一起購買使用。但隨著需求的變化,這種情況正改變,其中數位相機是促進這種變革的最大因素,消費者希望可以透過數位相機將相片直接列印出來。在這個過程中,只需要透過USB介面將數位相機拍攝到的相片傳入到印表機中就可以直接列印,無需經過電腦處理。 ' o# X& j; S% I9 L) c2 d

; y5 |7 q3 F  ]$ ?這種消費者的需求使得印表機的基本原理在產生變化,原來由PC準備需要列印的文件,印表機只負責列印,現在這些工作都需要由印表機全部完成。這就需要印表機提供更加強大的影像處理功能。如今,印表機允許消費者直接透過CD或DVD列印影像,就像透過數位相機和數位相機一樣,並提供一個LCD顯示螢幕供使用者在列印前進行預覽。
7 \! U& U+ r! ~+ ^5 G* u
4 o. f# L: L0 q3 I) i廠商一方面需要不斷提升印表機的影像處理能力,另一方面也面臨著巨大的成本壓力,因此大部份功能需要盡可能的整合在一顆晶片中完成。此外,從成本考慮也不可能為每款印表機單獨設計不同的SoC晶片,因此需要一次設計可以滿足多種款式印表機的要求。印表機SoC晶片中通常會有一顆系統控制處理器,用於協調影像處理功能和列印控制功能。列印控制功能通常由幾顆小的微控制器實現,用於控制印表機針頭的速度和方向。在影像處理方面則由過去使用的硬體連線RTL轉向使用多個DSP處理器。 " e& h7 r! j3 T, H, D3 \( ^
% A+ o7 N0 g6 l+ U3 J
功能的靈活性需求使得印表機SoC晶片的設計者往往選擇可編程平台作為影像處理管線的基礎。與硬體連線的RTL模組相較,使用處理器可以提供更多的靈活性,支援更多的演算法,且透過軟體就可以進行升級和最佳化。例如,對於印表機中的半色調(half-toning)演算法,即使在印表機晶片被設計出來以後也可以不斷地最佳化。處理器的可編程性可支援不斷更新的影像壓縮演算法,並透過軟體修復原有設計中的一些缺陷,而不需重新設計晶片。此外,基於處理器的SoC晶片可應用於不同類型的印表機設計,根據不同的需求開啟或關閉晶片中的一些功能,透過這種方式可以大幅節省印表機廠商的成本。最後,透過簡單的增加或減少SoC中的處理器,我們可以開發出更多不同的晶片。
" Z( [: @, ^" n1 o2 Y2 M, c- u! E. W
. }5 O% f% Y; _. X可配置處理器 2 p, L3 ~/ ~( G$ {- I! F5 u/ g
3 d" G, l6 p8 [3 x
可編程處理器,例如Tensilica公司的Xtensa處理器,已被廣泛應用於多種噴墨印表機和雷射印表機設計中。大型印表機製造商中有四分之三在印表機SOC中使用了Xtensa處理器。 ; w$ t( a5 G9 j6 a+ n+ K

# w1 Q; s+ e! n9 q; J' qXtensa處理器允許架構設計師針對特定任務設計專用的DSP處理引擎。考慮如圖1所示的印表機SoC原理示意圖。在這個例子中,採用了多個Xtensa處理器來完成不同的功能,如JPEG解壓縮、影像增強、色彩處理等。
. B' Y* j: H. s$ j* ^: ~$ z& m7 [8 f6 a4 F- u% i: r
運用Xtensa處理器獨特的功能,可以為特定應用設計專有指令,因而裁剪出最適合的處理器功能。因為每一部份都是針對需要實現的功能而設計,沒有多餘的指令和功能,所以與一般的DSP處理器相較效率更高,面積也更小。
% T3 j1 z8 s9 @5 T1 c0 S7 z1 V0 z8 P5 m7 W/ w6 ?
用Xtensa實現影像管線 0 ~4 {, {! b/ \8 Q0 p% R0 e
8 _  q4 l4 Y& |, ^& y. Q
除了自身的可編程特性以外,在列印和影像處理設備中使用Xtensa處理器具有5大優勢:
" A" J. J& l7 F+ |; k! R9 Z9 `$ |: }+ T- X% y6 r
   0 j2 M+ _/ T4 Z4 o8 D7 e

8 i# ]3 r# ^% O! k+ ^4 C% U9 U2 O1. 透過在Xtensa處理器中增加特殊影像處理指令來製作特殊任務引擎:這些指令可以在各種相似的演算法中重複使用。同時,因為處理器中不需要增加非任務性專用指令,所以DSP可以說是為這些任務量身定做的。這種DSP可以輕鬆獲得通用DSP處理器無法獲得的性能水準。和硬體連線的RTL模組相較,在面積和功耗上面因而也具有很強的競爭優勢。 * h+ C4 P$ S0 {- c0 [+ Y

" w' v3 ~8 B& h( D: o! U! R# c2. Xtensa處理器能以極具競爭力的面積和功率指標獲得接近RTL的性能:Xtensa處理器的基本核心只有大約2萬閘左右,設計師做的擴充部份可以被正確地插入處理器管線中,其閘數量通常與RTL方案相近。另外,透過擴展針對影像處理最佳化的專用指令,不需要提高主頻,也不要求非常高頻的深度管線(這樣做極耗面積)就能顯著地提高性能。因此,總體面積優於硬體連線的RTL模組。在功耗方面,在設計師完成Xtensa處理器的最佳化後,Xtensa處理器的產生器可以自動在處理器管線中插入超細顆粒的閘控時脈,設計師不需要做任何事,一切完全自動執行。這種方式可以比一般的RTL模組更節省功耗。
% M& z# @" D' h+ _3 F8 j
: ?( s: t; G8 g6 u; |3. 為專用指令擴展提供優秀的編譯器和軟體工具鏈支援:一旦設計者確定了新的專用指令,Tensilica的Xtensa C/C++編譯器(XCC)和其他的軟體工具鏈可以立即自動更新,以支援新增加的指令,這些指令在應用程式碼中以C原語(函數調用)的形式使用。XCC編譯器自動調度設計師定義的指令,並根據設計師定義的暫存器文件進行暫存器分配。指令模擬器(ISS)可以用於對新增加的指令進行模擬,完善有關多週期作業的時序資訊。除錯器則顯示新指令以及在用戶定義暫存器和暫存器文件中的值等資訊。 & g3 `$ \6 w* j% |

) H4 B; g6 w8 a1 a9 M4. 比RTL更快的上市時間:採用Tensilica的設計方法學,設計一個新的功能模組在時間上比RTL模組要短很多。因為新的專用指令採用高層次的TIE語言來定義。TIE語言與Verilog語言比較類似(支援C數據類型),不過設計者只需要定義作業的功能而不需要定義架構,這使得設計非常容易驗證,因為只需要驗證輸入與輸出之間的關係,而RTL不僅要驗證功能,還必須驗證架構。Tensilica可保證根據設計師TIE描述產生的處理器RTL是預先驗證過的,與硬體連線的RTL模組開發相較,這樣做大幅簡化了驗證過程,並縮短了上市時間。 # P) {7 \; l& ]5 S/ U0 N- g7 n
/ z. k  K- h8 D. ^* \" _
5. 可實現靈活高效的影像處理管線:Tensilica技術具有專門針對影像處理應用的多種優勢。特別是Tensilica的Xtensa LX 2處理器能夠製作複雜的指令集,使處理器成為多時隙超長指令集(VLIW)處理器。設計者還可添加可變寬度的單指令多數據串流(SIMD)作業。設計師還可以透過在處理器上增加定製I/O埠和FIFO介面以重建晶片上數據串流。 & e, a. P6 M8 L, `6 X
; C( e; a1 i# e# E! m- I. z# U3 ^
案例分析
' I" X% u! b* q1 f6 j& `9 D$ j; Y9 `5 j
遊客,如果您要查看本帖隱藏內容請回復

1 B6 R1 l6 \4 L! R
8 b2 s1 n( I# f$ v2 W7 V[ 本帖最後由 masonchung 於 2008-3-1 03:27 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 10:50 AM , Processed in 0.104013 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表