|
這是CIC在寒暑假給學生上課的講義6 I* \6 Z$ u9 ^& L
參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
5 [+ Z) W/ T; r. M共有172頁 2004年7月由CIC工程師陳獻文製作$ p. J. m! y) E9 \0 ^/ V
1 u) Q+ V2 t. `9 b3 N7 B: Y它的Outline如下:
1 v$ _3 D2 s. T1 @) Y% }
0 F# u! S/ y, f% j6 bIntroduction
$ a1 L7 ]' R d/ k1 qCIC Design Flow- H" L2 \" E7 X, H1 u% W
VHDL Fundamantals
0 N" [) N, I( N7 a6 }" \2 cVHDL Syntax# j- z8 h$ }. |+ b8 e- x7 i x
Modeling Logic Circuits
, _5 D* }% i3 S L# b ATestbench8 `1 k5 H/ N* R
Gate-Level Simulation3 R$ B( T4 S2 w, p/ K W
' u" T0 S; U1 Q; T+ j N; b5 K @
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|