|
這是CIC在寒暑假給學生上課的講義
9 K, W2 b5 _ e: c參考了 modelsim document還有一些VHDL的相關書籍 整理出來的+ o7 Q2 {( u4 X6 d+ [- @
共有172頁 2004年7月由CIC工程師陳獻文製作1 Q; g( B' S4 ~
9 b2 g$ B J k6 M# |, R5 O6 O/ T; I
它的Outline如下: a& q; a1 a! G
3 a& e) {2 _: F) W4 VIntroduction) |* l0 z7 y) G
CIC Design Flow) o6 L. I# q( H' h# T7 i) Y. _
VHDL Fundamantals
9 W* N" C; {+ z) |VHDL Syntax% a0 D. ` H: N6 f
Modeling Logic Circuits
( [7 N" j8 Y) k' ~* oTestbench
, I# h1 D1 I; ~- d2 {3 HGate-Level Simulation& s* M R8 K2 ]9 \
" `% s& z+ s) c' D
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|