|
這是CIC在寒暑假給學生上課的講義
' T) Z: O. A/ h- l: {7 q參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
7 t1 q* N6 ^) U# C, m' k: N共有172頁 2004年7月由CIC工程師陳獻文製作
' h% h- E2 N/ v7 \1 y& K
4 ?# U# w Y: m" i) W1 A- ^$ W它的Outline如下:
8 z% w( c8 O* p. p8 C& u, O2 C
5 L: Z+ d" ]: V. yIntroduction, ~0 o: C2 }: p+ j& T; B! x
CIC Design Flow
; G* i; B' d; _9 {( \6 m4 y, qVHDL Fundamantals
$ k' \4 @1 F, A# g$ RVHDL Syntax
+ [% b4 f y( g% A M8 |) `Modeling Logic Circuits$ R5 f+ L, j8 E6 C
Testbench `3 D# a6 Q6 H4 C1 d
Gate-Level Simulation
: u' C: @9 u/ z7 U6 b
) U3 p7 {' p7 |+ u5 ~" T[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|