|
我也是碰到這類SPI的問題~
4 U0 [4 Y, U. N; l8 S$ A. Y, k1 k) I( e1 j/ o( y3 A. o2 B" i6 N
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)5 D8 ]$ D6 I! N' u0 Q2 N0 C
FW不願再傳輸時透過A/D bus製造SPI_CLK7 t/ S' n( c- {* g5 D3 b+ j
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)
) T! K0 _* ]. \& B; w2 u: L$ e5 R: z. f: ~. V2 E
問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
. k% `# c( a: n( n# C$ O6 q- Z8 X4 p- R+ D6 \: z
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)
8 I) q3 P& q0 b* M( g 此頻率如何產生??
- [ B, e4 z2 w$ s$ }& x) |5 B7 \4 Z+ Y
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|