設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 正反器問題
返回列表 發新帖
查看: 3513|回復: 4
打印 上一主題 下一主題

[問題求助] 正反器問題

[複製鏈接]
yhchang
1#
發表於 2008-2-16 11:19:42 | 顯示全部樓層

回復 4# 的帖子

同意4F的說法; ~) i, i. I% e9 j2 `$ u% _* R8 j
這個DFF方塊圖 在非常多的VLSI設計課本都可以看得到9 F: P0 W) ?; n/ u) L
裡面是  CL 其實是  CLK訊號
2 A$ e5 [/ q( Q' a: S輸入為CL與 /CL 的 方塊  其實是  pass gate ,  由 1個NMOS與1個PMOS組成的傳輸閘
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 10:01 AM , Processed in 0.099006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表