設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 正反器問題

發新帖

查看: 3512|回復: 4

上一主題

下一主題

[問題求助] 正反器問題

1^#

發表於 2008-2-13 14:05:31 | 顯示全部樓層

CL訊號應該是在防Metastability的
把真值表畫出來就知道是不是D-FF了

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 12:46 AM , Processed in 0.119007 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表