請教VHDL

w10789173

當我宣告如下:
2 D0 ]4 z. A& U/ V$ X, pA : in :std_logic_vector( 7 downto 0);
% S# Y; [. I1 N  [) N請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
2 [6 ^* l- M+ S+ m* ~1 m
http://www.xilinx.com/products/boards/s3_sk_promo.htm
& X* o" a$ h. {" J
這個網頁上的tool kit哪種比較適合買來自己用?

Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?
" U* P4 F; r8 \7 H
我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...